-
公开(公告)号：CN108766887B
公开(公告)日：2019-07-30
申请号：CN201810521158.1
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28
Abstract: 一种基于两步微波等离子体氧化的凹槽MOSFET器件的制造方法，包括：在凹槽栅刻蚀后，利用微波等离子体将凹槽栅表面的碳化硅氧化为二氧化硅，形成凹槽栅氧化层，其中形成凹槽栅氧化层的步骤包括：将进行凹槽栅刻蚀后的碳化硅衬底放置在微波等离子体发生装置中；通入第一含氧气体，产生的氧等离子体以第一升温速度升温到第一温度，在所述第一温度和第一压力下进行低温等离子体氧化；将氧等离子体以第二升温速度升温到第二温度，通入第二含氧气体，在所述第二温度和第二压力下进行高温等离子体氧化，直到生成预定厚度的二氧化硅；停止通入含氧气体，反应结束。本发明可以显著提高碳化硅的氧化效率，改善界面质量，形成均匀的栅介质层。
-
公开(公告)号：CN110049614A
公开(公告)日：2019-07-23
申请号：CN201910354079.0
申请日：2019-04-28
Applicant: 中国科学院微电子研究所
IPC: H05H1/46
Abstract: 一种微波等离子体装置，其中，包括：等离子体反应单元，具有一腔体；原子态控制单元，包括梯度电极，所述梯度电极设置于所述腔体内，配置为在腔体至少部分空间内产生梯度电场；气体单元，用于向等离子体反应单元的腔体内通入气体；微波产生单元，产生并传输微波至该至少部分空间。本发明的装置借助梯度外部电场扰动装置，能够实现原子态等离子的产生、筛选与维持，还可以实现分子态等离子和原子态等离子的调控激发。
-
公开(公告)号：CN108770174B
公开(公告)日：2019-07-19
申请号：CN201810521198.6
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: H05H1/46
Abstract: 一种具有微孔/微纳结构双耦合谐振腔的微波等离子体发生装置，包括外腔体和设置在所述外腔体内的多个微孔/微纳结构双耦合谐振腔，其中所述谐振腔包括一圆柱形腔体，所述圆柱形腔体的周壁上均匀分布由多个微孔形成的微孔阵列，所述微孔的直径是波长的奇数倍，所述腔体的内壁上具有金属微纳结构，所述金属微纳结构的周期尺寸为λ/n，λ为入射波长，n为谐振腔材料的折射率。本发明通过优化设计双耦合谐振方式，来减少引导模和泄漏模的损耗，达到在固定区域谐振最大程度增强的目的，并能提高等离子体的均匀性，保证光耦合和场空间局域增强特性的前提下，可改善吸收损耗问题，另外多个谐振腔独立控制，可以有效控制等离子体的温度。
-
公开(公告)号：CN109545687A
公开(公告)日：2019-03-29
申请号：CN201811349491.5
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28
Abstract: 一种基于交流电压下微波等离子体氧化的凹槽MOSFET器件制造方法，包括：步骤一、提供具有凹槽结构的碳化硅衬底，并将其放在微波发生装置中；步骤二、加入含氧气体，在交流电压下将其电离，产生氧等离子体；步骤三、通过所述交流电压控制所述等离子体中的氧离子与电子的运动，在所述碳化硅衬底上生成凹槽侧壁与凹槽底部厚度相等的氧化层，其中，当碳化硅衬底电压为负值时，氧离子到达碳化硅界面，并与碳化硅发生氧化反应，之后改变交流电压偏置方向，电子到达界面，与界面处残留的碳簇反应，生成CO；步骤四、停止通入含氧气体，反应结束。本发明可以有效地去除碳化硅氧化时界面残留的碳簇，改善界面质量，修复界面损伤，并且能够形成均匀的栅介质层。
-
公开(公告)号：CN109540969A
公开(公告)日：2019-03-29
申请号：CN201811349359.4
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: G01N27/00
CPC classification number: G01N27/00
Abstract: 一种SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法，包括：提供一个包含SiC-Si16O2-Si18O2或SiC-Si18O2-Si16O2结构的SiC衬底样品，所述SiC衬底样品由SiC氧化获得；将所述SiC衬底样品放置在真空腔体中，对所述SiC衬底样品匀速加热，不同温度下SiO2与不同类型的碳杂质反应，生成C16O和C18O，并逐渐从界面脱附进入所述真空腔体中；检测所述真空腔体内的C16O+和C18O+的离子电流；分析C16O+和C18O+离子电流的大小随温度的变化曲线判断碳杂质的类型；分析C16O+和C18O+离子电流的大小随时间的变化关系，确定C16O+和C18O+在样品中的扩散机制，利用扩散方程得到不同位置的碳杂质浓度。本发明的测试方法操作简单，准确度高，为表征和筛选合格碳杂质浓度的SiC衬底提供了新的思路。
-
Patent Agency Ranking
公开(公告)号：CN106330109B
公开(公告)日：2019-02-12
申请号：CN201610793670.2
申请日：2016-08-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种共源共栅放大电路及功率放大器。所述共源共栅放大电路包括晶体管M1和晶体管M2，M1和M2均为GaAs‑MOSHEMT，所述M1的源极接地，所述M1的栅极作为所述共源共栅放大电路的信号输入端Vin，所述M1的栅极通过扼流电感L1连接负电压源VSS1，所述M1的漏极通过扼流电感L4连接正电压源VDD1，所述M1的漏极通过隔直电容C2连接所述M2的源极，所述M2的源极通过扼流电感L5接地，所述M2的栅极通过扼流电感L2连接负电压源VSS1，所述M2的栅极通过栅极电容C1接地，所述M2的漏极作为放大电路的信号输出端Vout，所述M2的漏极通过扼流电感L3连接正电压源VDD2。本发明的技术方案无需引入额外的升压模块，从而在保证较好的功率放大性能的前提下，降低了设计的复杂度。
-
公开(公告)号：CN108735570A
公开(公告)日：2018-11-02
申请号：CN201810521197.1
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: H01J37/32
Abstract: 一种用于SiC等离子体氧化的微波等离子体发生装置，包括外腔体和设置在所述外腔体内的多个微孔/微纳结构双耦合谐振腔，其中所述谐振腔包括一圆柱形腔体，所述圆柱形腔体的周壁上均匀分布由多个微孔形成的微孔阵列，所述微孔的直径是波长的奇数倍，所述腔体的内壁上具有金属微纳结构，所述金属微纳结构的周期尺寸为λ/n，λ为入射波长，n为谐振腔材料的折射率，所述外腔体上设置有进气口，用于向所述外腔体内输送含氧气体，所述含氧气体在所述谐振腔周围形成用于氧化SiC的氧等离子体，所述谐振腔的下方设置有载物台。本发明的微波等离子体发生装置可实现高效、均匀性良好的SiC样品的氧化。
-
公开(公告)号：CN106601740A
公开(公告)日：2017-04-26
申请号：CN201611226809.1
申请日：2016-12-27
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L29/10 , H01L21/20
CPC classification number: H01L27/0922 , H01L21/2007 , H01L29/1079
Abstract: 本发明提供一种硅基InGaAs沟道双栅COMS器件。本发明采用介质键合方法实现硅基半导体材料与InGaAs沟道双栅CMOS器件的集成，以提高CMOS器件的异构集成度，且双栅结构能够实现器件的低功耗工作，且器件的阈值电压调节更容易。
-
公开(公告)号：CN106531683A
公开(公告)日：2017-03-22
申请号：CN201611243728.2
申请日：2016-12-29
Applicant: 中国科学院微电子研究所
IPC: H01L21/762 , H01L21/20
CPC classification number: H01L21/762 , H01L21/20
Abstract: 本发明提供一种绝缘体上半导体材料衬底结构及其制备方法，该绝缘体上半导体材料衬底结构包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，所述绝缘体层置于所述单晶硅衬底之上，所述缓冲层置于所述单晶硅衬底之上并置于所述绝缘体层之间，所述高迁移率半导体层置于所述绝缘体层和所述缓冲层之上。该绝缘体上半导体材料衬底结构的制备方法采用金属有机化学气相沉积法或分子束外延的方法，在硅衬底上实现绝缘体上高迁移率半导体材料的外延生长，在后摩尔时代高迁移率CMOS集成技术中具有重要的应用价值。
-
公开(公告)号：CN106449450A
公开(公告)日：2017-02-22
申请号：CN201611019715.7
申请日：2016-11-17
Applicant: 中国科学院微电子研究所
IPC: H01L21/603
CPC classification number: H01L24/27 , H01L24/83 , H01L2224/2712 , H01L2224/2745 , H01L2224/83203
Abstract: 本发明公开了一种用于双栅器件的键合方法。本方法包括：在器件功能层面向器件衬底层的一面制作上金属层；在器件衬底层面向器件功能层的一面制作绝缘层；在器件衬底绝缘层上制作下金属层；将洁净处理后的上下金属层通过金属键合方法键合起来，形成背栅金属层；在器件功能层上进行后续的器件制作工艺。本发明通过上下金属层间的键合，同时实现了背栅金属的制作与器件和衬底结构间的键合，无须增加额外的金属键合层，所形成的背栅金属层厚度可以与设计要求极为贴近，并不增加器件结构的寄生电阻与寄生电容。键合形成的中间层很小，背栅金属的功函数基本不受影响。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.048 seconds)
