-
公开(公告)号：CN117116859B
公开(公告)日：2024-07-02
申请号：CN202310987931.4
申请日：2023-08-07
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体结构及其制备方法。其中，制备方法包括：提供一衬底；在衬底上依次形成由不同晶格常数的材料制成的第一材料层和第二材料层；刻蚀第一材料层和第二材料层，形成的鳍结构包括由刻蚀后的第一材料层形成的第一部分和由刻蚀后的第二材料层形成的第二部分；基于第二部分，形成底层晶体管；倒片后基于第一部分，形成顶层晶体管。本申请通过利用鳍结构的第二部分形成底层晶体管，倒片后利用鳍结构的第一部分形成顶层晶体管，使得上下两层晶体管共用鳍结构且实现自对准。另外，由于第一部分与第二部分由不同晶格常数的材料形成，使得底层晶体管和顶层晶体管所共用的鳍结构中产生对应的沟道应力，保证了半导体结构的正常工作。
-
公开(公告)号：CN118213401A
公开(公告)日：2024-06-18
申请号：CN202311369577.5
申请日：2023-10-20
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本申请提供一种垂直晶体管的制备方法及垂直晶体管，该方法包括：通过前道工艺，在衬底上形成一垂直晶体管；翻转衬底所在的晶圆，并对衬底进行减薄处理，直至达到预设厚度；在减薄处理后的衬底上的有源区刻蚀第一通孔，以暴露第一有源结构；在第一通孔内沉积金属材料，以形成第一有源结构对应的第一接触孔。通过本申请，可以使第一接触孔和第二接触孔分别设置在垂直晶体管的底部和顶部，有利于缩小第一有源结构的尺寸，进而达到缩小垂直晶体管尺寸的目标。
-
公开(公告)号：CN118171635A
公开(公告)日：2024-06-11
申请号：CN202410034895.4
申请日：2024-01-10
Applicant: 北京大学
IPC: G06F40/146 , G06F40/126 , G06F40/205 , G06N5/01 , G06N5/04
Abstract: 本发明提供一种基于词元树早期剪枝的自回归模型并行解码方法，属于深度学习领域。本发明首先进行并行解码头的训练，使用并行解码块对于后续位置进行预测，然后使用早期剪枝算法对词元树中的不合理的分支进行修剪，最终通过自回归解码头对词元树中所有节点进行验证。采用本发明可以提升解码效率。
-
公开(公告)号：CN118116872A
公开(公告)日：2024-05-31
申请号：CN202410165216.7
申请日：2024-02-05
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件，上述方法包括：提供一衬底结构，衬底结构包括：衬底、电源轨、浅沟槽隔离结构和有源结构；其中，浅沟槽隔离结构覆盖电源轨；电源轨包括：第一电源轨和第二电源轨；在衬底结构的栅极区域内沉积第一半导体材料，以形成伪栅结构；通过切除工艺去除位于堆叠晶体管的栅切区域内的伪栅结构；在栅切区域内沉积氮化物材料，以形成第一栅极隔离结构和第二栅极隔离结构；基于有源结构的第一部分和第一栅极隔离结构，形成第一晶体管；基于有源结构的第二部分和第二栅极隔离结构，形成第二晶体管。
-
公开(公告)号：CN114093394B
公开(公告)日：2024-05-24
申请号：CN202111273336.1
申请日：2021-10-29
Applicant: 北京大学
Abstract: 本发明公开了一种可转置存内计算电路及其实现方法。本发明可转置存内计算电路包括可转置存内计算阵列和外围电路，可转置存内计算阵列包括16个局域阵列，每一个局域阵列包括128个存储与计算列，128个存储与计算列通过行计算线连接到一起，位于同一列的存储与计算列通过总位线和总位线反连接到一起，每个存储与计算列包括8个六管存储单元和1个电荷计算单元，通过局域位线和局域位线反并联，外围电路包括字线驱动、读写外围电路、前传输入驱动电路、16个行模数转换器、16个8选1多路复用器、16个列模数转换器和总时序控制电路；本发明的转置功能能够让边缘端的智能芯片更低功耗的实现边缘端的重训练；同时，电荷域计算提高了计算的稳定性与精度。
-
Patent Agency Ranking
公开(公告)号：CN118039565A
公开(公告)日：2024-05-14
申请号：CN202410121713.7
申请日：2024-01-29
Applicant: 北京大学
IPC: H01L21/82 , H01L27/088 , H01L21/768
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件。方法包括：形成第一半导体结构；第一半导体结构包括：衬底结构和有源结构；在第一半导体结构的衬底结构上的栅极区域沉积绝缘材料，形成栅介质层；栅介质层包裹有源结构；基于被栅介质层包裹的第一部分，形成第一晶体管；第一晶体管包括第一金属互连层；第一半导体结构进行倒片，基于被栅介质层包裹的第二部分，形成第二晶体管；第二晶体管包括第二金属互连层。可见，在上下两层晶体管制备过程中，通过先制备栅介质层，再形成上下两层晶体管的金属互连层，使得在形成金属互连层时，可以消除栅介质层对互连通孔的阻塞，从而保证上下两层晶体管的栅极结构与金属互连层之间的连接。
-
公开(公告)号：CN118039495A
公开(公告)日：2024-05-14
申请号：CN202410156919.3
申请日：2024-02-04
Applicant: 北京大学
IPC: H01L21/50 , H01L21/48 , H01L23/373 , H01L21/335
Abstract: 本发明公开一种氮化镓器件和金刚石衬底的键合方法，属于半导体技术领域。本发明首先在金刚石衬底上制备硅薄膜，利用高温退火，碳原子和硅原子之间反应形成了厚度在纳米量级的大面积的碳化硅薄膜，再使用表面活化键合技术将氮化镓器件与金刚石‑纳米立方碳化硅衬底常温键合。采用本发明可形成高强度的键合界面，不需要中间层，大大提高键合效率，完成大面积键合，有利于获得高的界面热导，且将氮化镓器件常温键合到金刚石上有利于均热。
-
公开(公告)号：CN118039486A
公开(公告)日：2024-05-14
申请号：CN202410151433.0
申请日：2024-02-02
Applicant: 北京大学
IPC: H01L21/336 , H01L29/78 , H01L29/417 , H01L27/085
Abstract: 本申请提供一种垂直晶体管的制备方法、垂直晶体管、器件及设备。其中，制备方法包括：在衬底上层叠沉积第一材料层、第二材料层以及第三材料层，以形成第一半导体结构；刻蚀第一半导体结构的第一区域，以形成第二半导体结构，第二半导体结构包括由第一材料层形成的第一源漏结构、由第二材料层形成的有源结构以及由第三材料层形成的第二源漏结构，第一源漏结构与第二源漏结构在沟道的垂直方向上对称设置；对有源结构的第一部分进行第一方向上的刻蚀，以形成目标有源结构，目标有源结构的第二部分的宽度小于除第二部分外其余部分的宽度，第一方向为沟道的垂直方向；基于第一源漏结构、目标有源结构以及第二源漏结构，制备垂直晶体管。
-
公开(公告)号：CN118028975A
公开(公告)日：2024-05-14
申请号：CN202410156918.9
申请日：2024-02-04
Applicant: 北京大学
Abstract: 本发明公开一种单晶金刚石衬底上制备氮化镓外延片的方法，属于半导体技术领域。本发明在金刚石衬底上制备硅薄膜，高温退火后，硅薄膜变为碳化硅薄膜，在碳化硅薄膜上进一步生长出高质量氮化铝缓冲薄膜层，并在缓冲层基础上生长氮化镓外延层。采用本发明制备出的氮化镓外延片具备优异的性能，且具有更为出色的散热性能。
-
公开(公告)号：CN117936463A
公开(公告)日：2024-04-26
申请号：CN202410177704.X
申请日：2024-02-08
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备。其中，制备方法包括：在衬底结构上形成有源结构，有源结构包括第一部分和第二部分，第一部分比与第二部分靠近衬底结构；基于有源结构的第一部分，形成第一晶体管，第一晶体管包括包裹第一部分的第一栅极结构、以及位于堆叠晶体管的源漏区域内的第一层间介质层；基于有源结构的第二部分，形成第二晶体管，第二晶体管包括包裹第二部分的第二栅极结构、以及位于源漏区域内的第二层间介质层；以第一层间介质层和第二层间介质层作为刻蚀停止层，对第一栅极结构和第二栅极结构进行栅极切断工艺，以形成栅极切断结构。
-
-
-
-
-
-
-
-
-
Search Results
247
records
(took 0.033 seconds)
