混合集成光子模数转换芯片
    101.
    发明公开

    公开(公告)号:CN119200294A

    公开(公告)日:2024-12-27

    申请号:CN202411501928.8

    申请日:2024-10-25

    Abstract: 本发明涉及一种混合集成光子模数转换芯片,属于集成电路技术领域。该芯片从左自右分为光子前端和电子后端两个部分,其中光子前端由光钟产生与电光采样两个功能单元构成,电子后端由多通道高精度电ADC组成。本发明通过三五族有源DFB激光器和氮化硅高品质因子微环混合集成实现光学频率梳的产生,构成光子前端中的光钟功能,基于绝缘体上硅和锗异质集成平台实现电光调制器、高速光开关、延迟线与光电探测器的集成,构成光子前端中的电光采样功能。该设计可有效突破电子ADC受限于带宽和时间抖动的瓶颈,提高了模数转换的精度和速度。通过结合集成光子器件超大带宽、高集成度的优势,本发明能有效提升模数转换芯片的速度和精度。

    一种低时延可重构的维特比译码电路

    公开(公告)号:CN119051672A

    公开(公告)日:2024-11-29

    申请号:CN202411219850.0

    申请日:2024-09-02

    Abstract: 本发明涉及一种低时延可重构的维特比译码电路,属于无线数字通信技术领域。电路包括控制单元、可重构分支度量生成单元、可重构路径度量存储单元、加比选单元、幸存路径存储单元和回溯单元。控制单元接收码率、约束长度和截断长度信息,并根据接收到的信息生成重构信息,以控制后续译码电路的重构。可重构分支度量生成单元根据码率信息选择不同的分支度量生成单元,并采用软判决方法计算欧式距离,生成分支度量值。本发明通过可重构设计,实现了对多种码率和约束长度的支持,并通过改进型回溯算法降低了译码延时,提高了维特比译码电路的灵活性和可用度,使其能够满足高速通信和功耗敏感的应用需求。

    适用于高频GaN栅驱动芯片的电平移位电路

    公开(公告)号:CN118944660A

    公开(公告)日:2024-11-12

    申请号:CN202411099133.9

    申请日:2024-08-12

    Abstract: 本发明涉及一种适用于高频GaN栅驱动芯片的电平移位电路,属于集成电路中电源管理技术领域。该电路通过在额外增加一条浮动电源轨VDDH到地的通路,去模拟电平移位电路中浮动电源轨电压突变时,带来的噪声的影响的基础上,采用四个PMOS管隔断噪声,两个NMOS管泄放电荷,既保证了非常好的抗噪能力,又增加了电路的稳定性。因此本发明电平移位电路可用于更高频率的GaN栅驱动芯片上,保证芯片的稳定工作。

    一种具有多晶硅电子通道的SA-LIGBT器件

    公开(公告)号:CN111769159B

    公开(公告)日:2024-05-28

    申请号:CN202010658965.5

    申请日:2020-07-09

    Abstract: 本发明涉及一种具有多晶硅电子通道的SA‑LIGBT器件,属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P‑body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域;阳极区域从左至右包括N‑buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极,还包括设置在多晶硅层左/右侧下表面的浮空层,以及设置在多晶硅层下表面的二氧化硅隔离层,其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时,通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻,进而抑制snapback效应。关断时,漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取,有效降低了器件的关断损耗。

    用于数字广播发射机的小型化上变频及射频前端电路

    公开(公告)号:CN112653478B

    公开(公告)日:2024-04-26

    申请号:CN202011438694.9

    申请日:2020-12-10

    Abstract: 本发明公开了用于数字广播发射机的小型化上变频及射频前端电路,包括:恒温晶振器、锁相环、环路滤波器、低通滤波器、射频信号输出单元、AD9957正交调制电路和FPGA电路;所述恒温晶振器控制锁相环,所述锁相环同时控制和响应于环路滤波器,所述低通滤波器控制AD9957正交调制电路,所述低通滤波器响应于锁相环,所述AD9957正交调制电路同时控制和响应于FPGA电路;设计的发射链路提高了射频端输出频谱带外抑制、邻道抑制比和谐波抑制等性能,在满足小型化的技术要求下,能够达到较高的频谱输出特性。

    基于改进的归一化变步长LMS算法的自适应滤波方法

    公开(公告)号:CN117767915A

    公开(公告)日:2024-03-26

    申请号:CN202311741527.5

    申请日:2023-12-18

    Abstract: 本发明涉及一种基于改进的归一化变步长LMS算法的自适应滤波方法,属于数字信号处理领域。该方法解决了现有自适应滤波方法在信道辨识过程中,滤波器稳态性能低,初始收敛速度慢,以及在面对大量的未知环境参数,计算出的固定常数值不稳定时,SVSS‑NLMS步长切换式算法的稳态性能下降的问题。改进后的算法采用了三段切换式的步长更改方案,其中,中间段步长采用了实时缩减迭代的方案,能够平滑的将初始大步长过渡到最佳小步长,有着更快收敛速度的同时,鲁棒性更佳。该算法定义为ISSVS‑NLMS,在硬件处理数据时,需要调整的参数更少,稳定性更高,风险更低,该算法有利于回声抑制系统的硬件实现。

    基于Sigma-delta调制器的高精度高性能小数分频锁相环电路

    公开(公告)号:CN117749169A

    公开(公告)日:2024-03-22

    申请号:CN202311581288.1

    申请日:2023-11-24

    Abstract: 本发明涉及一种基于Sigma‑delta调制器的高精度高性能小数分频锁相环电路,属于射频集成电路设计领域。该电路包括鉴频鉴相器、电荷泵、压控振荡器、滤波器、小数分频器和Sigma‑delta调制器。其中Sigma‑delta调制器输出信号至小数分频器实现小数分频。Sigma‑delta调制器为由四个一阶的Sigma‑delta调制器通过级联的方式构成,以实现提高调制器信噪比、降低输出周期性并抑制小数杂散输出;该调制器采用包括累加器、加法器和由D触发器构成的延时器在内的数字电路形式实现电路。在级联结构中,每一级调制器的位加法器和累加器进行拆分得到四个低位加法器进行并行计算,以提高调制器速率。

    控制空穴注入效率的N衬底沟槽型GaN绝缘栅双极型晶体管

    公开(公告)号:CN117334733A

    公开(公告)日:2024-01-02

    申请号:CN202311340570.0

    申请日:2023-10-16

    Abstract: 本发明涉及一种控制空穴注入效率的N衬底沟槽型GaN绝缘栅双极型晶体管,属于功率半导体器件领域。该晶体管为左右对称结构,左半边结构包括P+集电区、P‑集电区、N‑buffer区、N‑drift区、P‑body区、N+发射极衬底、绝缘介质层Al2O3、栅极金属Al接触区、集电极金属Ni接触区、发射极金属Ni/Ti接触区和发射极金属Ti/Al/Ni/Au接触区。其中高掺杂的P+区为集电极注入区,在器件正向导通时作为非平衡空穴注入机构,低掺杂的P‑区为低电子势垒区,充当漂移区非平衡电子抽出机构,可以有效改善器件关断时的电流拖尾现象,从而有更低的关断时间,降低器件在开关过程中的关断损耗。

    一种基于改进LMS的可变阶长滤波器和稀疏系统辨识方法

    公开(公告)号:CN116524892A

    公开(公告)日:2023-08-01

    申请号:CN202310521107.X

    申请日:2023-05-10

    Abstract: 本发明涉及一种基于改进LMS的可变阶长滤波器和稀疏系统辨识方法,属于通信技术领域。本发明基于改进LMS算法的可变阶长滤波器和稀疏系统辨识方法,提出了改进的两种辨识策略互相协同作用的算法。在误差宽度可变的FT‑LMS变阶长自适应滤波算法的基础上,在信号实际传播的稀疏信道环境的应用场景下,对估计滤波器的系数进行了分段的零吸引,对接近零的系数采用大的惩罚、对从小系数到大系数采用逐级递减的吸引强度,涵盖了更大的稀疏系数变化范围,对于稀疏信道的应用有了更好的性能表现。因此该发明在具有阶长辨识功能的前提下,能够更加针对性的应用于回声抑制场景。

    一种支持DAB和CDR的多模式可配置FFT处理器及方法

    公开(公告)号:CN111027013B

    公开(公告)日:2023-05-26

    申请号:CN201911257971.3

    申请日:2019-12-10

    Inventor: 杨虹 唐瑶 张红升

    Abstract: 本发明公开了一种支持DAB和CDR的多模式可配置FFT处理器及方法,所述FFT处理器包括顶层控制模块、地址产生模块和可配置运算电路模块,所述可配置运算电路模块包括蝶形运算单元、输入控制单元和旋转因子生成单元,所述FFT处理器接收到的配置信息通过所述顶层控制单元进行解析得到工作模式、运算点数和蝶形运算层数,使用所述工作模式对所述蝶形运算单元进行可配置性的重构,通过重构蝶形运算结构进行DAB和CDR两种标准不同模式下的不同运算点数的任意配置和运算,所述FFT处理器兼容DAB和CDR两种标准且能快速重构具有不同运算功能处理单元,提高了运算效率、减少资源消耗且降低了电路面积。

Patent Agency Ranking