-
公开(公告)号：CN112151536A
公开(公告)日：2020-12-29
申请号：CN202010825862.3
申请日：2020-08-17
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开一种纳米电容三维集成结构及其制备方法。该纳米电容三维集成结构包括形成在硅衬底的沟槽内的垂直堆叠的第一纳米电容结构和第二纳米电容结构，两者相互并联连接。本发明能够有效增大纳米电容整体的电容密度，同时简化工艺步骤，降低生产成本。
-
公开(公告)号：CN112018071A
公开(公告)日：2020-12-01
申请号：CN202010754764.5
申请日：2020-07-31
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明公开了一种多功能TSV结构及其制备方法。该多功能TSV结构包括通过绝缘介质进行隔离的高密度电容器和TSV互连结构，TSV互连结构不仅充当芯片之间垂直互连的导电通道，同时还作为电容器的基底。由于TSV结构具有高深宽比，所以具有较大的比表面积，从而在TSV结构内部制备电容器可以获得较高的电容密度，这有利于电容器作为滤波、旁路、震荡以及能量存储应用器件。
-
公开(公告)号：CN110501095B
公开(公告)日：2020-11-20
申请号：CN201910664135.0
申请日：2019-07-23
Applicant: 复旦大学
IPC: G01L1/00
Abstract: 本发明公开了一种基于荷叶微棘突/MXene复合结构的仿生柔性压力传感器。该传感器包括：压力感知层——带有荷叶表面微棘突结构的聚二甲基硅氧烷（PDMS）；压力处理层——多层Ti2C‑MXene薄膜；信号输出层——柔性电极，用于支撑保护Ti2C‑MXene薄膜及输出压力信号转化的电信号。本发明的基于荷叶微棘突/MXene复合结构的仿生柔性压力传感器无需进行复杂的结构设计和制作工艺就能兼具高灵敏度、宽线性度、低响应时间、高稳定性等优良特性。
-
公开(公告)号：CN110416287B
公开(公告)日：2020-10-30
申请号：CN201910618158.8
申请日：2019-07-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L29/10 , H01L29/16 , H01L29/36 , H01L21/336 , H01L27/108
Abstract: 本发明属于半导体技术领域，具体为一种外延TFET沟道的半浮栅晶体管及其制备方法。本发明的半浮栅晶体管包括：衬底，具有第一掺杂类型，并有第二掺杂类型的重掺杂区；第一栅氧化层，部分覆盖重掺杂区；轻掺杂硅层，在重掺杂区表面上并延伸覆盖部分第一栅氧化层；第一多晶硅层，具有第一掺杂类型，在第一栅氧化层上，并覆盖部分所述轻掺杂硅层；第二栅氧化层，在第一多晶硅层和轻掺杂硅层上；第二多晶硅层，具有第二掺杂类型，在第二栅氧化层上；栅极侧墙；源区和漏区，在衬底中、栅极侧墙两侧。本发明提高了沟道和漏端电场随位置变化的斜率，使得TFET的隧穿从点隧穿变为面隧穿，从而大大提高半浮栅晶体管的隧穿几率，提高器件的速度。
-
公开(公告)号：CN111817677A
公开(公告)日：2020-10-23
申请号：CN202010561648.1
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H03H3/00
Abstract: 本发明属于半导体技术领域，具体为一种基于三维电容电感的高通滤波器及制备方法。本发明高通滤波器，其中的电容电感具有三维结构且同时集成在TSV内；包括基板上存在多组分开的电容电感，通过再布线电容和电感的电极，将电容、电感串联在一起构成高通滤波器，在电容端输入信号，从电感端输出信号；并通过设计电容和电感参数、及再布线连接不同电容和电感调节高通滤波器频率。本发明能够有效缩小高通滤波器所占的面积，并且在三维集成系统中将其集成在芯片附近，有效地缩短互连延迟和缩小互连损耗，大大提高了集成度。
-
Patent Agency Ranking
公开(公告)号：CN111769808A
公开(公告)日：2020-10-13
申请号：CN202010561661.7
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明属于半导体技术领域，具体为一种基于三维电容电感的低通滤波器及制备方法。本发明的低通滤波器，其中的电容电感具有三维结构且同时集成在TSV内。该低通滤波器包括基板上的多组分开的电容电感，通过再布线电容和电感的电极，将电容、电感串联在一起，从电感端输入信号，从电容端输出信号；通过设计电容和电感参数、及再布线连接不同电容和电感调节低通滤波器频率。本发明能够有效缩小低通滤波器所占的面积，并且能够在三维集成中集成在芯片附近，有效地缩短互连延迟和缩小互连损耗，大大提高了集成度。
-
公开(公告)号：CN111769077A
公开(公告)日：2020-10-13
申请号：CN202010562310.8
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/768 , H01L21/3065 , H01L21/265 , H01L23/48
Abstract: 本发明属于集成电路封装技术领域，具体为一种用于三维集成电路封装的硅通孔结构及其制造方法。本发明方法包括以下步骤：通过向硅片中注入氢离子剥离硅片获得制备硅通孔的基底；对基底进行双面等离子体刻蚀，从而将基底贯通形成硅通孔；沉积绝缘介质、铜扩散阻挡层和籽晶层，采用光刻和刻蚀工艺去除部分所述铜扩散阻挡层和所述籽晶层，仅保留硅通孔侧壁处的所述铜扩散阻挡层和所述籽晶层；在上述结构的上下表面形成牺牲层，在硅通孔中完全填充导电金属材料，然后去除牺牲层，所形成的导电金属材料的上下表面分别突出于绝缘介质的上下表面；在导电金属材料表面形成接触焊点。本发明能够有效提高生产效率，节约成本。
-
公开(公告)号：CN111490045A
公开(公告)日：2020-08-04
申请号：CN202010346659.8
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/105 , H01L29/24 , H01L29/417 , H01L29/43
Abstract: 本发明属于半导体存储器技术领域，具体为一种基于二维材料的半浮栅存储器及其制备方法。本发明半浮栅存储器包括：L型底栅；覆盖底栅表面的阻挡层；L型半浮栅层，为第一类二维材料，顶部与底栅的顶部持平；半浮栅底部上的半闭合隧穿层，为第二类二维材料，其上表面与半浮栅的顶部相持平；覆盖半浮栅和半闭合隧穿层的沟道层，为第三类二维材料，其上表面与阻挡层的顶部相持平；沟道表面的源极和漏极，为第四类二维材料；第一类二维材料和第三类二维材料构成二极管，第一类二维材料、第三类二维材料与阻挡层、底栅构成栅控二极管。本发明器件可靠性好，数据擦写速度快，且可增加数据保持时间；此外，器件具有较小的体积，适合用于超薄电子设备中。
-
公开(公告)号：CN111477628A
公开(公告)日：2020-07-31
申请号：CN202010346225.8
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11521 , H01L27/11568
Abstract: 本发明属于集成电路存储器技术领域，具体为一种半浮栅TFT存储器及其制备方法。本发明半浮栅TFT存储器包括：L型背栅；背栅底部上的L型阻挡层，其顶部与所述背栅的顶部相持平；在阻挡层底部上的L型浮栅，其顶部与所述阻挡层的顶部相持平；在浮栅底部的隧穿层，其上表面与所述浮栅的顶部相持平；在隧穿层和浮栅的上表面的沟道；在沟道上的源极和漏极；所述浮栅和沟道均为半导体材料，而且具有相反的导电类型，所述浮栅、所述沟道、所述阻挡层以及所述背栅构成栅控二极管。本发明的半浮栅TFT存储器数据写入和擦除全部通过栅控二极管来实现，可以加快数据擦写速度。
-
公开(公告)号：CN111293085A
公开(公告)日：2020-06-16
申请号：CN202010083084.5
申请日：2020-02-07
Applicant: 复旦大学
IPC: H01L21/8238 , H01L27/092 , H01L29/06
Abstract: 本发明属于半导体技术领域，具体为基于二维过渡金属硫族化合物和碲的三维CMOS及其制备方法。本发明的三维CMOS由一层TMDs为活性层的N沟道场效应晶体管和一层单质碲（Te）为活性层的P沟道场效应晶体管连接而成；这种三维结构的CMOS可实现反相器、与非门、或非门等数字逻辑，以及其他模拟电路和射频模拟电路的功能。制备方法包括：器件基底的准备；制备TMDs或单质Te，无掩膜光刻制备底层场效应晶体管；单质Te或TMDs及其场效应晶体管（通孔及氧化物保护层）的制备。本发明通过无掩膜光刻制备三维的CMOS，其器件具有多功能集成、缩短互连、提高集成度、降功耗等优势。
-
-
-
-
-
-
-
-
-
Search Results
918
records
(took 0.049 seconds)
