公开(公告)号：CN102420587A

公开(公告)日：2012-04-18

申请号：CN201110457470.7

申请日：2011-12-30

Applicant: 北京大学

Inventor： 贾嵩 ,  梁雪 ,  徐越 ,  李涛 ,  王源 ,  张钢刚

IPC: H03K3/012

Abstract: 本发明公开了一种脉冲型D触发器，包括：预充电路、求值电路、脉冲信号控制管、锁存电路，所述预充电路包括：分别连接所述求值电路的第一PMOS管和第二PMOS管，所述第一PMOS管和第二PMOS管的栅极用于接脉冲信号，非栅极的一端均用于接电源信号，其特征在于，还包括第三PMOS管和第四PMOS管的栅极用于分别连接输入信号或输入信息号的非，所述第三PMOS管非栅极的一端与所述第一PMOS管中连接到求值电路的一端连接，所述第四PMOS管非栅极的一端与所述第二PMOS管中连接到求值电路的一端连接，所述第三PMOS管和第四PMOS管非栅极的另一端均用于接电源信号。本发明的脉冲型D触发器相对于传统的D触发器提高了工作速度，降低了功耗，同时增强了电路工作的稳定性。

公开(公告)号：CN102420003A

公开(公告)日：2012-04-18

申请号：CN201110372106.0

申请日：2011-11-21

Applicant: 北京大学

Inventor： 贾嵩 ,  徐鹤卿 ,  吴峰锋 ,  饶丁 ,  赵聚晟 ,  王宇 ,  王源 ,  张钢刚

IPC: G11C7/06

Abstract: 本发明公开了一种电流镜型WTA灵敏放大器，涉及集成电路中的放大器技术领域，包括用于探测位线上的电流差的电流传输电路、以及用于将所测电流差放大为电压信号的反馈放大回路，还包括：电流镜反馈电路，用于通过增大所述电流差使所述电压信号进一步放大。本发明所述电流镜型WTA灵敏放大器通过采用电流镜结构引入额外的反馈机制，与现有的WTA灵敏放大器相比，其在没有影响电路功耗延迟积的情况下，提高了电路的工作速度。

公开(公告)号：CN102263104A

公开(公告)日：2011-11-30

申请号：CN201110162466.8

申请日：2011-06-16

Applicant: 北京大学

Inventor： 张鹏 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明涉及半导体集成芯片的静电放电保护电路技术领域，特别涉及一种MOS结构的ESD保护器件，包括：栅极(2)、衬底、衬底极(4)，梳齿状的源极(3)和漏极(1)，所述栅极(2)、源极(3)和漏极(1)均设置于所述衬底上表面，所述源极(3)和漏极(1)相配合，所述栅极(2)呈锯齿状，且设置于所述源极(3)和漏极(1)之间。本发明通过设置锯齿状的栅极，使得整个器件相当于一个宽度很长的MOS管，提高了泄放能力。

公开(公告)号：CN102157195A

公开(公告)日：2011-08-17

申请号：CN201110115338.8

申请日：2011-05-05

Applicant: 北京大学

Inventor： 贾嵩 ,  刘俐敏 ,  李夏禹 ,  王源 ,  张钢刚

IPC: G11C11/413

Abstract: 本发明公开了一种低电压静态随机存储器单元、存储器和写操作方法，涉及存储器领域。该低电压静态随机存储器单元包括写字线、读位线、读字线、第一写位线、第二写位线、NMOS管mn0～mn3、PMOS管mp0、反相器inv1～inv2；mn0的栅极连接读字线，其源极连接读位线，其漏极连接节点n0；mn1的栅极连接节点q，其源极连接节点n0，其漏极连接第二写位线；mn2的栅极连接节点qb，其源极连接第一写位线，其漏极连接节点n0；mn3的栅极连接写字线，其源极连接节点qbt，其漏极连接节点n0。该低电压静态随机存储器单元，具有较高的稳定性，并且在进行存储器布局的时候，可以使用位交叉结构，不会造成“假读”问题。

公开(公告)号：CN120087426A

公开(公告)日：2025-06-03

申请号：CN202510004736.4

申请日：2025-01-02

Applicant: 北京大学

Inventor： 曹健 ,  高思源 ,  潘孜儒 ,  李琦彬 ,  郝昭阳 ,  夏宏图 ,  马麟 ,  王源

IPC: G06N3/06 ,  G06N3/0464

Abstract: 本发明提供一种类脑芯片编译方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法包括：基于目标计算图中神经元节点和突触连接节点的拓扑连接关系，对目标计算图中的各神经元单元节点进行分组，获得多个目标路由组，对目标计算图中目标突触连接节点的权重矩阵进行分割优化，获得目标突触连接节点优化后的权重矩阵，为每一目标路由组分配用于指示每一目标路由组在类脑芯片中计算核的位置的路由坐标，进而生成计算核的配置信息以及包括类脑芯片可识别的二进制指令的可执行文件。本发明提供的类脑芯片编译方法、装置、电子设备及存储介质，能提高类脑芯片编译的效率和配置准确率，能优化类脑芯片的计算资源分配，具有广阔的应用前景。

公开(公告)号：CN119442989A

公开(公告)日：2025-02-14

申请号：CN202411331371.8

申请日：2024-09-24

Applicant: 北京大学

Inventor： 刘雨龙 ,  林钧浩 ,  贾嵩 ,  王源

IPC: G06F30/3308 ,  G06F18/24

Abstract: 本发明提供一种面向车规芯片的故障注入仿真处理方法、装置及设备，该方法包括：确定芯片上的目标故障点，在针对芯片的故障注入仿真过程中，在目标故障点注入故障信号，获取芯片上各个观测点在故障注入仿真过程中的仿真数据；将仿真数据和无故障仿真的仿真参考数据进行比对，实现对所述目标芯片上的目标故障点进行故障分类，实现边仿真边监测，完成对故障点的故障分类，在大规模的随机故障注入仿真中可以节省大量的仿真时间，加速芯片的开发与安全指标的收敛速度。

公开(公告)号：CN118519816B

公开(公告)日：2024-11-22

申请号：CN202410971198.1

申请日：2024-07-19

Applicant: 北京大学

Inventor： 鄢泽楠 ,  贾嵩 ,  刘雨龙 ,  林钧浩 ,  王源

IPC: G06F11/07 ,  G06F9/50 ,  G06F9/30 ,  G06N3/0464 ,  G06N3/063

Abstract: 本申请涉及脉动阵列技术领域，提供一种脉动阵列故障恢复电路、芯片及加速器。所述电路包括：处理单元用于对接收的特征向量和权重向量进行卷积计算；比较器模块用于将本轮次的冗余列卷积计算结果和对应保护列卷积计算结果进行比较，若比较结果不一致，则生成故障处理单元的目标地址信息；向量再存储模块用于根据目标地址信息，获取故障处理单元本轮次卷积计算所使用的目标特征向量和目标权重向量；点乘计算模块用于对目标特征向量和目标权重向量进行点乘计算，以使点乘计算结果用于对故障处理单元本轮次卷积计算结果进行恢复。本申请能够降低硬件开销、提高故障覆盖率并独立地同时实现处理单元的故障定位与故障恢复。

公开(公告)号：CN118940203A

公开(公告)日：2024-11-12

申请号：CN202410827106.2

申请日：2024-06-25

Applicant: 北京大学

Inventor： 王源 ,  王梓霖 ,  钟毅

IPC: G06F18/25 ,  G06F18/24 ,  G06F17/18 ,  G06F17/11 ,  G06N5/04 ,  G06N3/063 ,  G06N3/048 ,  G06N3/0464 ,  G06N3/08

Abstract: 本发明提供一种ANN和SNN异构融合处理器及异构融合处理方法，处理器包括ANN计算核、SNN计算核、第一异步FIFO及第二异步FIFO；ANN计算核用于第一权重精度的稠密计算，SNN计算核用于第二权重精度的稀疏计算，其中，第一权重精度和第二权重精度用于表征权重的比特长度，且第一权重精度低于第二权重精度；第一异步FIFO的输入端连接ANN计算核，输出端连接SNN计算核，第一异步FIFO用于在层间融合模式下，将ANN计算核的计算结果传输至SNN计算核；第二异步FIFO的输入端连接SNN计算核，输出端连接ANN计算核，第二异步FIFO用于在层内融合模式下，将SNN计算核的计算结果传输至ANN计算核；ANN和SNN异构融合处理器用于根据输入的待推理数据的权重精度和稀疏性，选择性地限定ANN计算核和SNN计算核的运行状态，以实现ANN和SNN的不同异构融合模式。本发明可提高推理系统的吞吐率和能效。

公开(公告)号：CN118673863A

公开(公告)日：2024-09-20

申请号：CN202410775869.7

申请日：2024-06-17

Applicant: 北京大学

Inventor： 唐希源 ,  孔子琛 ,  王源

IPC: G06F30/373 ,  G06F30/367 ,  G06F30/39 ,  G06N3/045 ,  G06N3/092 ,  G06N7/01 ,  G06F111/04

Abstract: 本发明公布了一种高PVT鲁棒性模拟集成电路尺寸自动设计方法，采用贝叶斯优化算法构建初始数据集，进行单一PVT角下的尺寸优化，再利用基于多任务强化学习算法进行多PVT角下的尺寸优化，基于最新采样进行动态PVT角剪枝。本发明通过改善初始数据集的数据质量来提高PVT鲁棒的尺寸优化过程的成功率和收敛速度；通过构建最新采样缓存和精简PVT集合，分批次地对各PVT角下的最近一次采样进行更新，再通过全PVT角测试来验证尺寸参数的PVT鲁棒性，大大降低尺寸优化所需的仿真次数，提高采样效率。

公开(公告)号：CN118586463A

公开(公告)日：2024-09-03

申请号：CN202410597736.5

申请日：2024-05-14

Applicant: 北京大学

Inventor： 王源 ,  郭晴宇

IPC: G06N3/063 ,  G06N3/0455 ,  G06N3/048

Abstract: 本发明提供一种用于实现视觉神经网络计算的硬件加速器设计方法及装置，所述方法包括：基于视觉神经网络的序列维度、输入通道维度、输出通道维度、序列维度上的并行度、输入通道维度上的并行度、输出通道维度上的并行度、输入张量、输出张量、权重张量、输入张量的数据位宽以及权重张量的数据位宽，设计硬件加速器的并行度；将视觉神经网络中注意层的所有算子实现为硬件加速器上的硬件模块，并在硬件模块中插入深度先进先出和深度缓冲；生成视觉神经网络中非线性函数的查找表，并在硬件加速器中存储查找表。本发明消除了流水线中存在的绝大多数气泡，大大提升了设计的吞吐率，并在保证模型准确率的情况下，最小化查表的硬件代价。