公开(公告)号：CN102255304A

公开(公告)日：2011-11-23

申请号：CN201110201952.6

申请日：2011-07-19

Applicant: 北京大学

Inventor： 张雪琳 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H02H9/04

Abstract: 本发明公开了一种ESD电源箝位电路，涉及半导体集成芯片的ESD保护技术领域。该电路包括电源管脚VDD、接地管脚VSS、及连接至所述电源管脚VDD与接地管脚VSS之间的静电放电检测结构及箝位器件，所述静电放电检测结构进一步包括：电容电阻耦合结构，由串联在所述电源管脚VDD及接地管脚VSS之间的电容及电阻构成，用于检测并输出所述电源管脚VDD或接地管脚VSS上的静电放电电压；D锁存器结构，连接于所述电容与电阻的连接点与所述箝位晶体管的栅极之间，用于将所述电容电阻耦合结构输出的电压传送至所述箝位器件。本发明的ESD电源箝位电路版图面积小且能够有效防止误触发现象的发生。

公开(公告)号：CN102185593A

公开(公告)日：2011-09-14

申请号：CN201110066698.3

申请日：2011-03-18

Applicant: 北京大学

Inventor： 贾嵩 ,  孟庆龙 ,  杨凯 ,  王源 ,  张钢刚

IPC: H03K5/22

Abstract: 本发明公开了一种半预充动态电路，包括：第一预充管Mp1、下拉逻辑网络PDN、保持管Mk、Mf、输出反相器和比较器，传输管Mg，第一预充管Mp1的漏端连接Mk的漏端形成动态节点DYN，PDN的一端连接DYN，另一端连接Mf的漏端，比较器的负输入端连接DYN，Mk的栅极连接比较器的输出端，Mp1和Mf的栅极均连接脉冲CLK，在输出反相器和DYN之间增加一NMOS传输管Mg和第二预充管Mp2，通过传输管Mg的连接DYN和输出反相器的输入端，Mp2的漏端连接传输管Mg，Mp2和Mg的栅极均连接脉冲CLK。本发明在保证抗噪前提下，消除了输出反相器的直流功耗；并实现了真正的“半预充”，并避免由电源VDD到电源VDD/2的直流通路。

公开(公告)号：CN102082561A

公开(公告)日：2011-06-01

申请号：CN201110050897.5

申请日：2011-03-03

Applicant: 北京大学

Inventor： 贾嵩 ,  宛星 ,  杜刚 ,  王源 ,  张钢刚

IPC: H03K3/012

Abstract: 本发明公开了一种SOI时钟双边沿静态D触发器，包括：上通道和下通道两条数据通道，所述上通道包括N型MOS管TN1、TN2，反相器INV1、INV2、INV3以及CMOS传输门TG1；所述下通道包括N型MOS管TN3、TN4，反相器INV2、INV3、INV4以及CMOS传输门TG2。本发明提出了一种基于SOI的时钟双边沿静态D触发器。实验数据显示，和体硅工艺实现的CMOS器件相比，SOI工艺实现的电路可以减小功耗达81.25％。与现有的三种触发器相比，能节省功耗达71.58％。而且相较于单边沿触发器，在同样的时钟频率下能够使得输入处理速率加快一倍。

公开(公告)号：CN119442989A

公开(公告)日：2025-02-14

申请号：CN202411331371.8

申请日：2024-09-24

Applicant: 北京大学

Inventor： 刘雨龙 ,  林钧浩 ,  贾嵩 ,  王源

IPC: G06F30/3308 ,  G06F18/24

Abstract: 本发明提供一种面向车规芯片的故障注入仿真处理方法、装置及设备，该方法包括：确定芯片上的目标故障点，在针对芯片的故障注入仿真过程中，在目标故障点注入故障信号，获取芯片上各个观测点在故障注入仿真过程中的仿真数据；将仿真数据和无故障仿真的仿真参考数据进行比对，实现对所述目标芯片上的目标故障点进行故障分类，实现边仿真边监测，完成对故障点的故障分类，在大规模的随机故障注入仿真中可以节省大量的仿真时间，加速芯片的开发与安全指标的收敛速度。

公开(公告)号：CN118519816B

公开(公告)日：2024-11-22

申请号：CN202410971198.1

申请日：2024-07-19

Applicant: 北京大学

Inventor： 鄢泽楠 ,  贾嵩 ,  刘雨龙 ,  林钧浩 ,  王源

IPC: G06F11/07 ,  G06F9/50 ,  G06F9/30 ,  G06N3/0464 ,  G06N3/063

Abstract: 本申请涉及脉动阵列技术领域，提供一种脉动阵列故障恢复电路、芯片及加速器。所述电路包括：处理单元用于对接收的特征向量和权重向量进行卷积计算；比较器模块用于将本轮次的冗余列卷积计算结果和对应保护列卷积计算结果进行比较，若比较结果不一致，则生成故障处理单元的目标地址信息；向量再存储模块用于根据目标地址信息，获取故障处理单元本轮次卷积计算所使用的目标特征向量和目标权重向量；点乘计算模块用于对目标特征向量和目标权重向量进行点乘计算，以使点乘计算结果用于对故障处理单元本轮次卷积计算结果进行恢复。本申请能够降低硬件开销、提高故障覆盖率并独立地同时实现处理单元的故障定位与故障恢复。

公开(公告)号：CN118940203A

公开(公告)日：2024-11-12

申请号：CN202410827106.2

申请日：2024-06-25

Applicant: 北京大学

Inventor： 王源 ,  王梓霖 ,  钟毅

IPC: G06F18/25 ,  G06F18/24 ,  G06F17/18 ,  G06F17/11 ,  G06N5/04 ,  G06N3/063 ,  G06N3/048 ,  G06N3/0464 ,  G06N3/08

Abstract: 本发明提供一种ANN和SNN异构融合处理器及异构融合处理方法，处理器包括ANN计算核、SNN计算核、第一异步FIFO及第二异步FIFO；ANN计算核用于第一权重精度的稠密计算，SNN计算核用于第二权重精度的稀疏计算，其中，第一权重精度和第二权重精度用于表征权重的比特长度，且第一权重精度低于第二权重精度；第一异步FIFO的输入端连接ANN计算核，输出端连接SNN计算核，第一异步FIFO用于在层间融合模式下，将ANN计算核的计算结果传输至SNN计算核；第二异步FIFO的输入端连接SNN计算核，输出端连接ANN计算核，第二异步FIFO用于在层内融合模式下，将SNN计算核的计算结果传输至ANN计算核；ANN和SNN异构融合处理器用于根据输入的待推理数据的权重精度和稀疏性，选择性地限定ANN计算核和SNN计算核的运行状态，以实现ANN和SNN的不同异构融合模式。本发明可提高推理系统的吞吐率和能效。

公开(公告)号：CN118673863A

公开(公告)日：2024-09-20

申请号：CN202410775869.7

申请日：2024-06-17

Applicant: 北京大学

Inventor： 唐希源 ,  孔子琛 ,  王源

IPC: G06F30/373 ,  G06F30/367 ,  G06F30/39 ,  G06N3/045 ,  G06N3/092 ,  G06N7/01 ,  G06F111/04

Abstract: 本发明公布了一种高PVT鲁棒性模拟集成电路尺寸自动设计方法，采用贝叶斯优化算法构建初始数据集，进行单一PVT角下的尺寸优化，再利用基于多任务强化学习算法进行多PVT角下的尺寸优化，基于最新采样进行动态PVT角剪枝。本发明通过改善初始数据集的数据质量来提高PVT鲁棒的尺寸优化过程的成功率和收敛速度；通过构建最新采样缓存和精简PVT集合，分批次地对各PVT角下的最近一次采样进行更新，再通过全PVT角测试来验证尺寸参数的PVT鲁棒性，大大降低尺寸优化所需的仿真次数，提高采样效率。

公开(公告)号：CN118586463A

公开(公告)日：2024-09-03

申请号：CN202410597736.5

申请日：2024-05-14

Applicant: 北京大学

Inventor： 王源 ,  郭晴宇

IPC: G06N3/063 ,  G06N3/0455 ,  G06N3/048

Abstract: 本发明提供一种用于实现视觉神经网络计算的硬件加速器设计方法及装置，所述方法包括：基于视觉神经网络的序列维度、输入通道维度、输出通道维度、序列维度上的并行度、输入通道维度上的并行度、输出通道维度上的并行度、输入张量、输出张量、权重张量、输入张量的数据位宽以及权重张量的数据位宽，设计硬件加速器的并行度；将视觉神经网络中注意层的所有算子实现为硬件加速器上的硬件模块，并在硬件模块中插入深度先进先出和深度缓冲；生成视觉神经网络中非线性函数的查找表，并在硬件加速器中存储查找表。本发明消除了流水线中存在的绝大多数气泡，大大提升了设计的吞吐率，并在保证模型准确率的情况下，最小化查表的硬件代价。

公开(公告)号：CN118519816A

公开(公告)日：2024-08-20

申请号：CN202410971198.1

申请日：2024-07-19

Applicant: 北京大学

Inventor： 鄢泽楠 ,  贾嵩 ,  刘雨龙 ,  林钧浩 ,  王源

IPC: G06F11/07 ,  G06F9/50 ,  G06F9/30 ,  G06N3/0464 ,  G06N3/063

Abstract: 本申请涉及脉动阵列技术领域，提供一种脉动阵列故障恢复电路、芯片及加速器。所述电路包括：处理单元用于对接收的特征向量和权重向量进行卷积计算；比较器模块用于将本轮次的冗余列卷积计算结果和对应保护列卷积计算结果进行比较，若比较结果不一致，则生成故障处理单元的目标地址信息；向量再存储模块用于根据目标地址信息，获取故障处理单元本轮次卷积计算所使用的目标特征向量和目标权重向量；点乘计算模块用于对目标特征向量和目标权重向量进行点乘计算，以使点乘计算结果用于对故障处理单元本轮次卷积计算结果进行恢复。本申请能够降低硬件开销、提高故障覆盖率并独立地同时实现处理单元的故障定位与故障恢复。

公开(公告)号：CN116074267B

公开(公告)日：2024-04-09

申请号：CN202310051841.4

申请日：2023-02-02

Applicant: 北京大学

Inventor： 曹健 ,  马清川 ,  王源 ,  张兆彤 ,  钟毅

IPC: H04L49/25 ,  H04L49/109 ,  H04L49/111 ,  H04L69/08 ,  G06F15/17 ,  G06F15/78 ,  G06N3/049 ,  G06N3/063

Abstract: 本发明涉及一种数据通信系统及SoC芯片，该系统包括：数据传输模块、脉冲神经网络芯片控制器、第一互联网络以及第二互联网络；所述数据传输模块用于获取所述第一互联网络中存储器的第一地址的第一数据，并传输至所述第二互联网络的所述脉冲神经网络芯片控制器内，以及获取所述第二互联网络的所述脉冲神经网络芯片控制器内的第二数据，并传输至所述第一互联网络中的所述存储器的第二地址；所述脉冲神经网络芯片控制器用于传输所述第一数据至脉冲神经网络芯片，并获取所述脉冲神经网络芯片根据所述第一数据运算处理获得的所述第二数据。该通信系统显著提高了数据传输速度。