-
公开(公告)号：CN113175712A
公开(公告)日：2021-07-27
申请号：CN202110445781.5
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种融合免费取冷和热量回收的多功能冷却方法及系统，包括获取数据中心的取冷条件，根据所述取冷条件调整数据中心的制冷模式，获取数据中心在当前制冷模式下冷却水的热能回收效率；获取附属机构的热量需求，计算当前冷却水携带的热量的可供应范围，输出所述可供应范围内的可响应附属机构；调用当前冷却水分配至可响应附属机构进行交换式热能供应，并根据热能交换效率同步调整可响应附属机构的自供热效率；回收与可响应附属机构完成热能交换的冷却水，并将所述冷却水引导至数据中心的冷却塔进行循环使用。本发明在实现数据中心制冷需求的同时，最大限度的提升制冷系统的效率，实现数据中心冷却系统的绿色、节能。
-
公开(公告)号：CN113157465A
公开(公告)日：2021-07-23
申请号：CN202110445792.3
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: G06F9/54
Abstract: 本发明实施例提供一种基于指针链表的消息发送方法及装置，所述方法包括：检测到相同异步信息发送队列时，向相同异步信息发送队列中添加指针链表；获取相同异步信息发送队列中的当前发送包，根据预设的发送顺序为当前发送包分配序号，获取当前发送包对应的描述符，根据描述符分配对应的悬挂缓冲编号；根据悬挂缓冲编号中的头部和尾部确定指针链表的头指针和尾指针；检测到新描述符进行悬挂缓冲时，修改当前尾指针对应的描述符的next为新描述符，并将尾指针的位置修改为新描述符；接收所有描述符对应的应答包，完成相同异步信息发送。采用本方法能够保证节点间采用多端口发送的消息顺序正确，又能够充分发挥消息的并发性，提高消息引擎的处理效率。
-
公开(公告)号：CN113125855A
公开(公告)日：2021-07-16
申请号：CN202110447068.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种印制板差分信号线阻抗测量方法，涉及印制电路板技术领域，包括以下步骤：S1：判断被测量分线是否在电路板表层，是则垫高放置测试台上；反则直接放置测试台上；S2：使用连接至TDR测试机的差分探头，获取检测波形曲线；S3：判断被测差分线前端是否为BGA或者连接器引出区域，是则执行S4；反则执行S5；S4：得到避开时间值，检测波形曲线的前避开时间值内的曲线为无效曲线；S5：获取有效曲线中的前预定长度值内的阻抗值曲线，取平均值。本发明合理有效，综合考虑高速信号本身高频特性对阻抗测量精度的影响，并有效克服信号频率、温度、材质以及差分线连接区域的影响，可以精确有效的获取印制板差分信号线阻抗。
-
公开(公告)号：CN113113822A
公开(公告)日：2021-07-13
申请号：CN202110447000.6
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种正交与非正交背板混合互连方法，涉及计算机系统技术领域，包括以下步骤：S1：中板的前侧通过第一和第二连接器分别连接至第一和第二水平板；S2：中板的后侧通过第三和第四连接器分别连接至第一和第二垂直板；S3：将每一个连接器均分成多个差分对；S4：将第一/二连接器和第三/四连接器错列设置；S5：将第一/二连接器和第三/四连接器重叠部分通过信号孔直连；S6：将不重叠部分通过背板印制线连接。本发明合理有效，通过间接正交连接器的错列排布设计使用，既实现中板前后芯片载板的正交互连，也实现了中板前后无法正交的芯片载板之间的背板互连，该使用方法减少了连接器型号种类，提高了系统可靠性。
-
公开(公告)号：CN110795897B
公开(公告)日：2021-06-22
申请号：CN201910841142.3
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的：一种针对多种错误类型的片上存储器BIST验证方法，S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。
-
Patent Agency Ranking
公开(公告)号：CN112948319A
公开(公告)日：2021-06-11
申请号：CN201911255530.X
申请日：2019-12-10
Applicant: 无锡江南计算技术研究所
IPC: G06F15/177 , G06F8/30 , G06F8/41
Abstract: 本发明公开一种面向异构融合众核架构的数据自动布局方法和装置，包括以下步骤：S1、编译器通过静态分析组件确定可以分布布局到计算核心阵列片上高速缓存的数组；S2、编译器使用代码插装组件对布局到片上高速缓存的数组的有关信息进行注册；S3、编译器根据动态分析组件获取的注册信息和循环索引变量，再根据关系表达式计算得到最佳tile值，并将获得的最佳tile值更新到内部数据库中；S4、编译器根据最佳tile值，对循环进行重新分块划分，并重新生成可执行的众核加速目标码；S5、执行编译生成的可执行的众核加速目标码，使数据布局达到最优。本发明解决了用户需要对同一程序的不同规模的算例手动调整tile值来控制关键数据布局的问题，不需要用户手动干预，实现数据的自动布局。
-
公开(公告)号：CN112732549A
公开(公告)日：2021-04-30
申请号：CN201910975074.X
申请日：2019-10-14
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于聚类分析的测试程序分类方法，包括以下步骤：在多个处理器上批量运行测试程序，在一次运行过程中获取所有维度的计数；根据性能计数信息，对高维度性能计数数据进行降维处理，将计数数据转换为机器学习算法能够处理的向量数据；将降维处理之后的有效性能计数数据作为课题特征的特征数据作为机器学习算法的输入，利用K_means算法对其进行计算并分类；将K_means算法得到的误差作为神经网络中的交叉熵的损失函数，通过卷积神经网络模型对整个分类结果评估优化，输出优化后的结果。本发明实现了对测试程序进行客观分类的目的，对测试向量的精简与测试覆盖的质量具有客观指导意义。且该方法不需要依赖特定的硬件，运行条件简单，实用性高。
-
公开(公告)号：CN112650539A
公开(公告)日：2021-04-13
申请号：CN201910918622.5
申请日：2019-09-26
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种面向异构众核处理器的动态链接运行支撑方法，包括以下步骤：S1、将用户的控制核心程序、加速核心程序及加速核心静态库链接到可执行程序中，获得异构混合动态链接的可执行程序；S2、运行异构混合动态链接的可执行程序；S3、提供一动态混合链接选项，实现异构程序的混合链接；S4、程序加载器分析异构混合动态链接的可执行程序的各个段，通过interp段解析标准动态链接器的地址；S5、向操作系统申请页氏空间，用于加载控制核心动态库；S6、实现基于众核空间的动态分配策略；S7、新增接口dlopen_hybrid，支持异构混合动态库中控制核心代码和加速核心代码正确运行。本发明既能保证控制核心代码兼容动态链接功能和动态运行模式，也能通过充分发挥加速核心的加载和运行效率。
-
公开(公告)号：CN112636765A
公开(公告)日：2021-04-09
申请号：CN201910903873.6
申请日：2019-09-24
Applicant: 无锡江南计算技术研究所
IPC: H03M7/42
Abstract: 本发明公开了一种基于数据压缩存储的细粒度并行查表方法，包括以下步骤，原始数据压缩，将原细元素粒度的表按照其粒度压缩存储为int类型的表X；根据原表元素粒度生成不同的掩码表Y；根据原表元素粒度对原查表偏移进行处理，得到偏移量为A和B；按查表偏移A按int类型并行查表X，得到查表结果X1；按查表偏移B按int类型并行查表Y，得到查表结果Y1；对X1和Y1进行逻辑运算及移位操作得到最终查表结果。本发明是对用户原始细粒度表元素合并压缩存储，通过增加简单逻辑运算及移位运算实现细粒度的并行查表功能，有效避免以int为单位进行查表导致的空间膨胀，大大提升了具有细粒度查表类课题的向量并行优化的可能性。
-
公开(公告)号：CN112631893A
公开(公告)日：2021-04-09
申请号：CN201910903842.0
申请日：2019-09-24
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开一种面向异构平台的多层次存储结构内存检测方法，基于异构众核处理器的编译器和运行时库，包括以下步骤：S1、实现自定义动态运行时库；S2、在自定义动态运行时库中，当从核程序发生段为例异常或终止异常时，从核向主核发送异常中断信号，主核代理从核进行异常处理；S3、主核、从核分别对源程序进行编译分析，将源程序处理为中间代码，并在中间代码上对需要插桩的位置进行插桩处理；S4、编译器将S3中处理过的中间代码，编译、汇编、链接，生成可执行代码，进而生成可执行文件并运行。本发明在拥有多指令集、多层次存储结构的异构众核处理器上实现内存错误的动态检测，检测的错误类型多，且错误信息描述详尽，定位精准，检测效果较好。
-
-
-
-
-
-
-
-
-
Search Results
1254
records
(took 0.102 seconds)
