-
公开(公告)号：CN112230955B
公开(公告)日：2023-03-21
申请号：CN202011097888.7
申请日：2020-10-14
Applicant: 西安微电子技术研究所
Abstract: 一种基于双核ARM SoC计算机FPGA重构系统及操作方法，系统包括双核ARM SoC与FPGA，FPGA包括输入开关量采集逻辑模块、输出开关量控制逻辑模块、中断处理逻辑模块、AD智能采集模块、时钟输出模块、遥测UART模块以及CAN核模块；双核ARM SoC与FPGA之间连接EMIF总线、UART总线以及FPGA重构配置引脚；双核ARM SoC连接DDR3 RAM及FLASH，通过1553B通讯接口实现外设与计算机的通信。本发明还提供了该系统的操作方法。本发明能实现器件自主可控，简化测试流程，并可以实现FPGA程序在线升级。
-
公开(公告)号：CN113960643A
公开(公告)日：2022-01-21
申请号：CN202111210644.X
申请日：2021-10-18
Applicant: 西安微电子技术研究所
IPC: G01S19/23
Abstract: 本发明公开了一种卫星接收机抗干扰能力测试及评估方法，构建测试系统，对每一个干扰天线到接收机天线的信号强度和干扰信号源的干扰信号强度进行标定；测试未施加干扰信号时和施加特定干扰模式后的待测卫星接收机的定位数据；从定位数据得到未施加干扰信号和施加干扰模式时的待测卫星接收机定位精度，再对比施加特定模式干扰后开启待测接收机的定位性能；计算待测卫星接收机精度抗干扰度和抗干扰稳定度。本发明采用更全面的干扰模式完成卫星接收机的抗干扰测试，并采用全新的统计学方法进行抗干扰性能评估，提高了测试覆盖性，为导航控制系统的高准确度、高覆盖性的抗干扰能力测试需求及科学评估方法提供解决方案。
-
公开(公告)号：CN113257702A
公开(公告)日：2021-08-13
申请号：CN202110519052.X
申请日：2021-05-12
Applicant: 西安微电子技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种提高基于PoP工艺的标准化模块应用可靠性的方法，结合标准化模块的工艺组装流程，在组装过程前后利用分级测试技术实现测试覆盖性，来排除工艺组装过程中对标准化模块或基板带来的损伤，验证前期设计上是否存在错误或缺陷以便为后续设计更改提供指导性建议，从而提高标准化模块应用的可靠性，保证最终成品模块的可靠性应用。
-
公开(公告)号：CN109781146A
公开(公告)日：2019-05-21
申请号：CN201910172719.6
申请日：2019-03-07
Applicant: 西安微电子技术研究所
IPC: G01C25/00
Abstract: 本发明提供一种舱段装配的惯组安装误差补偿方法，首先定义载体坐标系到惯组坐标系的旋转矩阵 用惯组坐标系下的角速度和加速度信息进行纯惯性导航解算得到姿态矩阵 对姿态矩阵 通过旋转矩阵 进行安装误差补偿，输出姿态矩阵为根据 解算出载体在导航坐标系下的姿态角，进而解算载体在导航坐标系下的速度和位置；或者，直接对惯组输出的数据通过旋转矩阵 进行补偿，然后使用补偿后的惯组数据进行纯惯性导航解算，解算出载体在导航坐标系下的姿态角，进而解算载体在导航坐标系下的速度和位置。本发明提高了导航系统精度，降低了惯组安装误差对飞控系统的影响，为体积重量较大的舱段级产品的惯组安装误差补偿提供了解决方案。
-
公开(公告)号：CN112230578B
公开(公告)日：2022-04-19
申请号：CN202011099118.6
申请日：2020-10-14
Applicant: 西安微电子技术研究所
IPC: G05B19/042
Abstract: 一种双核多外设SoC的标准综合控制单元，包括处理器核均为DSP的主SoC与从SoC，主SoC与从SoC之间通过LINK、UART及HPI互联，主SoC与从SoC连接各自的供电模块以及存储模块；主SoC与从SoC通过时钟、复位电路连接FPGA，主SoC与FPGA之间设置ED BUS、EA BUS、CONTROL BUS、URAT、1553B及PWM，从SoC与FPGA之间设置ED BUS、EA BUS、CONTROL BUS、URAT及PWM；FPGA连接FPGA供电模块，FPGA通过若干路IO连接其它标准化接口模块，标准化接口模块与对外接插件之间交互接口信号。本发明能够提高SoC芯片设计复用率。
-
Patent Agency Ranking
公开(公告)号：CN112230955A
公开(公告)日：2021-01-15
申请号：CN202011097888.7
申请日：2020-10-14
Applicant: 西安微电子技术研究所
Abstract: 一种基于双核ARM SoC计算机FPGA重构系统及操作方法，系统包括双核ARM SoC与FPGA，FPGA包括输入开关量采集逻辑模块、输出开关量控制逻辑模块、中断处理逻辑模块、AD智能采集模块、时钟输出模块、遥测UART模块以及CAN核模块；双核ARM SoC与FPGA之间连接EMIF总线、UART总线以及FPGA重构配置引脚；双核ARM SoC连接DDR3 RAM及FLASH，通过1553B通讯接口实现外设与计算机的通信。本发明还提供了该系统的操作方法。本发明能实现器件自主可控，简化测试流程，并可以实现FPGA程序在线升级。
-
公开(公告)号：CN112230578A
公开(公告)日：2021-01-15
申请号：CN202011099118.6
申请日：2020-10-14
Applicant: 西安微电子技术研究所
IPC: G05B19/042
Abstract: 一种双核多外设SoC的标准综合控制单元，包括处理器核均为DSP的主SoC与从SoC，主SoC与从SoC之间通过LINK、UART及HPI互联，主SoC与从SoC连接各自的供电模块以及存储模块；主SoC与从SoC通过时钟、复位电路连接FPGA，主SoC与FPGA之间设置ED BUS、EA BUS、CONTROL BUS、URAT、1553B及PWM，从SoC与FPGA之间设置ED BUS、EA BUS、CONTROL BUS、URAT及PWM；FPGA连接FPGA供电模块，FPGA通过若干路IO连接其它标准化接口模块，标准化接口模块与对外接插件之间交互接口信号。本发明能够提高SoC芯片设计复用率。
-
公开(公告)号：CN114839430A
公开(公告)日：2022-08-02
申请号：CN202210565416.2
申请日：2022-05-23
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于隔离运放实现的隔离电源电压采集电路，包括分别与多路隔离电源电压相连的隔离运放，以及与隔离运放相连的模数转换器，所述模数转换器连接FPGA；多路隔离电源电压相互隔离的模拟信号经过隔离运放转换为同源模拟量，FPGA控制模数转换器进行同源模拟量的采集之后转换为数字量，数字量通过DSP计算得到当前电源电压。本发明可实现同时监测多种隔离电源，提升电源监控效果，增强电源电压采集电路的通用性和生命周期，提高设计效率，缩短研制周期。同时基于隔离运放实现的隔离电源采集电路，可有效提升整个系统的智能化水平，一旦出现异常，将通过主机发送正确指示，从而促进整个系统的稳定运行，保障系统的安全可靠性。
-
公开(公告)号：CN113613387A
公开(公告)日：2021-11-05
申请号：CN202110853126.3
申请日：2021-07-27
Applicant: 西安微电子技术研究所
Abstract: 本发明提供一种通讯接口电路模块及制作方法，本发明所述的通讯接口电路模块，将用于实现通讯功能所需的所有芯片及标准封装器件集成在一个PCB板上，使用时，将整个通讯接口电路模块安装在印制板上，相对与现有的将芯片和封装器件各自独立的设置在印制板上使用，本发明占用板面积更小，在减小板面积的同时还能腾出更多空间来发挥其他组件的功能，并且对控制系统实现小型化、轻质化有重要意义。
-
公开(公告)号：CN116127897A
公开(公告)日：2023-05-16
申请号：CN202310158822.1
申请日：2023-02-23
Applicant: 西安微电子技术研究所
IPC: G06F30/373 , G06F30/398
Abstract: 发明提供了一种组合信号滤波器设计方法，滤波器的构建采用分级、分区、分组的方法对滤波器各对滤波器概念层、逻辑层和物理层进行构建，结构上形成分支系统，更便于具体设计和总体性能评估，设计过程中对电气接口、电路拓扑、电路参数进行设计，并通过对元器件的选型，在实体设计层面上完成了闭环，整体的设计方法更为科学实用，为组合信号滤波器的低成本、快速化的设计提供了解决方案。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.033 seconds)
