-
公开(公告)号：CN117709266B
公开(公告)日：2024-10-15
申请号：CN202311714983.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明涉及半导体集成电路技术领域，特别是涉及一种垂直结构功率MOSFET大信号等效电路模型，包括：栅源等效电路单元、栅漏等效电路单元、漏源等效电路单元、沟道区热电阻单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg，其中，栅漏等效电路单元与沟道区热电阻单元串联，与栅源等效电路单元并联，形成第一支路；漏源等效电路单元并联到第一支路上，形成第二支路；寄生源区等效电阻Rs、寄生漏极等效电阻Rd分别串联到第二支路的两端，寄生栅极等效电阻Rg连接到沟道区热电阻单元上。本发明能精确反映功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有参数少、提取参数简单的优点。
-
公开(公告)号：CN112874456B
公开(公告)日：2022-04-19
申请号：CN202110036153.1
申请日：2021-01-12
Applicant: 燕山大学
IPC: B60R16/037
Abstract: 本发明提供一种智能汽车调节方法，其包括以下步骤：S1、采集人体特征信息，并进行信息比对，实现解锁和启动功能：对采集的指纹进行比对，如果识别通过，则实现解锁；S2、对指纹按压时的实时压力进行采集，当实时压力超过预先设置的压力阈值时，汽车在指纹解锁的基础上一键启动；S3、在指纹识别通过及汽车一键启动的基础上对车内设施进行初步调节；S4、采用机器学习方法，通过不断学习和比对，实现车辆的智能调节；S5、根据机器学习组件的结果，实现车内设施的进一步调节。其能够通过实时学习，基于驾驶员的习惯，建立特征模型，不断学习更正，达到最好的驾驶效果并根据天气对驾驶参数进行智能调节，保障驾驶员的驾驶安全。
-
公开(公告)号：CN111490096B
公开(公告)日：2021-04-27
申请号：CN202010219080.5
申请日：2020-03-25
Applicant: 燕山大学
IPC: H01L29/737 , G06F30/39
Abstract: 本发明公开了一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型，属于半导体集成电路技术领域，包括本征NPN晶体管单元，寄生衬底PNP晶体管单元，衬底匹配网络单元，BC寄生等效电路单元，BE寄生等效电路单元，以及发射区、基区和集电区寄生等效电阻。本发明能精确反映异质结双极晶体管器件物理本质，准确的模拟器件特性，且参数少、提取过程简单，同时可以将所建立的等效电路模型嵌入仿真软件，适用于模拟高频集成电路仿真设计。
-
公开(公告)号：CN108649067A
公开(公告)日：2018-10-12
申请号：CN201810437234.0
申请日：2018-05-09
Applicant: 燕山大学
IPC: H01L29/737 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1-xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1-yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。
-
公开(公告)号：CN108630748A
公开(公告)日：2018-10-09
申请号：CN201810437561.6
申请日：2018-05-09
Applicant: 燕山大学
IPC: H01L29/737 , H01L29/06 , H01L21/331
Abstract: 一种全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法，在N-Si衬底两端形成STI隔离区；掺杂As形成N+亚集电区；在衬底表面淀积绝缘介质；外延一层本征单晶硅层作为集电区；非选择性外延Si缓冲层、掺C的Si1-xGex层、Si帽层；在Si帽层上面依次淀积氧化层-氮化层-氧化层；选择性注入集电极；生长发射极内侧墙；淀积多晶硅发射极；生长发射极外侧墙；在非选择性外延层结构的两端采用嵌入式SiGe技术选择性外延Si1-yGey层；采用发射极作掩膜淀积抬升的多晶硅非本征基区；刻蚀以定义基极和发射极的位置；淀积硅化物形成发射极、基极和集电极接触。本发明提高载流子的迁移率，提高器件工作速和集电区击穿电压，降低有源区的沟道宽度，缩小器件横向尺寸，抑制电流集边效应。
-
Patent Agency Ranking
公开(公告)号：CN107342319A
公开(公告)日：2017-11-10
申请号：CN201710473915.8
申请日：2017-06-21
Applicant: 燕山大学
IPC: H01L29/737 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 一种复合应变Si/SiGe异质结双极晶体管及其制备方法，所述晶体管选取晶向为(100)的单晶Si衬底；在所述单晶Si衬底的上部两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延Si集电区、双轴应变Si1-xGex基区和Si发射区；利用自对准工艺在所述有源区进行刻蚀，并选择性外延掺杂C的Si1-yGey；在Si1-yGey表面淀积一层多晶硅作为基极，在基极表面热生长一层绝缘层，在基极绝缘层上淀积多晶硅作为发射极。本发明提高了载流子的迁移率和器件的工作速度，也提高了集电区的击穿电压，实现了混合高速高压器件的集成，满足太赫兹频段对核心器件性能的要求。
-
公开(公告)号：CN117709265B
公开(公告)日：2024-07-23
申请号：CN202311710562.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明公开了场板结构氧化镓功率MOSFET大信号等效电路模型，包括：GS等效电路单元、GD等效电路单元、DS等效电路单元，以及沟道区热电阻单元、场板结构单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg；GD等效电路单元和沟道区热电阻单元串联再与GS等效电路单元并联；GS等效电路单元、GD等效电路单元和沟道区热电阻单元与DS等效电路单元并联；场板结构单元与其他各结构并联。本发明能精确反映场板结构氧化镓功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有设计直观、参数提取过程简单的优点，同时将所建立的等效电路模型嵌入仿真软件中。
-
公开(公告)号：CN112874456A
公开(公告)日：2021-06-01
申请号：CN202110036153.1
申请日：2021-01-12
Applicant: 燕山大学
IPC: B60R16/037
Abstract: 本发明提供一种智能汽车调节方法，其包括以下步骤：S1、采集人体特征信息，并进行信息比对，实现解锁和启动功能：对采集的指纹进行比对，如果识别通过，则实现解锁；S2、对指纹按压时的实时压力进行采集，当实时压力超过预先设置的压力阈值时，汽车在指纹解锁的基础上一键启动；S3、在指纹识别通过及汽车一键启动的基础上对车内设施进行初步调节；S4、采用机器学习方法，通过不断学习和比对，实现车辆的智能调节；S5、根据机器学习组件的结果，实现车内设施的进一步调节。其能够通过实时学习，基于驾驶员的习惯，建立特征模型，不断学习更正，达到最好的驾驶效果并根据天气对驾驶参数进行智能调节，保障驾驶员的驾驶安全。
-
公开(公告)号：CN110867486B
公开(公告)日：2020-11-20
申请号：CN201911141243.6
申请日：2019-11-20
Applicant: 燕山大学
IPC: H01L29/737 , H01L29/267 , H01L21/331
Abstract: 本发明提供一种高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法。InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性，因此本发明利用InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成，进一步的本发明利用“能带工程”的优势，采用In1‑xGaxP(x＝0～1)作为SiGe‑HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效地提高InGaP和SiGe材料的界面特性。
-
公开(公告)号：CN108766967A
公开(公告)日：2018-11-06
申请号：CN201810498879.5
申请日：2018-05-23
Applicant: 燕山大学
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L27/0928 , H01L21/823807
Abstract: 一种平面复合应变Si/SiGe CMOS器件及制备方法，选取晶向为100的N掺杂的单晶Si衬底；在衬底上外延一层Ge组分渐变的SiGe层；在SiGe层表面外延一层Si0.85Ge0.15层；光刻Si0.85Ge0.15虚拟衬底右侧区域，赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在两端嵌入Si0.5Ge0.5层，采用CMP技术将器件表面平面化；赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻形成NMOS栅结构；在NMOS的两端形成嵌入SiC层，进行离子注入形成源/漏区；淀积PMOS多晶硅栅，光刻多晶硅栅，利用自对准工艺形成PMOS的源/漏区。本发明在NMOS和PMOS沟道区同时采用单轴和双轴复合应变，大幅度提高载流子的移率和器件工作速度，整个器件均采用平面工艺，和已有的硅工艺兼容，可实现大规模集成。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.024 seconds)
