公开(公告)号：CN108766967B

公开(公告)日：2021-05-28

申请号：CN201810498879.5

申请日：2018-05-23

Applicant: 燕山大学

Inventor： 周春宇 ,  钟宇霄 ,  王冠宇 ,  蒋巍 ,  马明 ,  董希言

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种平面复合应变Si/SiGe CMOS器件及制备方法，选取晶向为100的N掺杂的单晶Si衬底；在衬底上外延一层Ge组分渐变的SiGe层；在SiGe层表面外延一层Si0.85Ge0.15层；光刻Si0.85Ge0.15虚拟衬底右侧区域，赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在两端嵌入Si0.5Ge0.5层，采用CMP技术将器件表面平面化；赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻形成NMOS栅结构；在NMOS的两端形成嵌入SiC层，进行离子注入形成源/漏区；淀积PMOS多晶硅栅，光刻多晶硅栅，利用自对准工艺形成PMOS的源/漏区。本发明在NMOS和PMOS沟道区同时采用单轴和双轴复合应变，大幅度提高载流子的移率和器件工作速度，整个器件均采用平面工艺，和已有的硅工艺兼容，可实现大规模集成。

公开(公告)号：CN108766967A

公开(公告)日：2018-11-06

申请号：CN201810498879.5

申请日：2018-05-23

Applicant: 燕山大学

Inventor： 周春宇 ,  钟宇霄 ,  王冠宇 ,  蒋巍 ,  马明 ,  董希言

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/0928 ,  H01L21/823807

Abstract: 一种平面复合应变Si/SiGe CMOS器件及制备方法，选取晶向为100的N掺杂的单晶Si衬底；在衬底上外延一层Ge组分渐变的SiGe层；在SiGe层表面外延一层Si0.85Ge0.15层；光刻Si0.85Ge0.15虚拟衬底右侧区域，赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在两端嵌入Si0.5Ge0.5层，采用CMP技术将器件表面平面化；赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻形成NMOS栅结构；在NMOS的两端形成嵌入SiC层，进行离子注入形成源/漏区；淀积PMOS多晶硅栅，光刻多晶硅栅，利用自对准工艺形成PMOS的源/漏区。本发明在NMOS和PMOS沟道区同时采用单轴和双轴复合应变，大幅度提高载流子的移率和器件工作速度，整个器件均采用平面工艺，和已有的硅工艺兼容，可实现大规模集成。