-
公开(公告)号：CN114636393B
公开(公告)日：2022-08-16
申请号：CN202210562635.5
申请日：2022-05-23
Applicant: 季华实验室
Abstract: 本申请属于芯片检测技术领域，公开了一种芯片介电层厚度检测方法、装置、电子设备及存储介质，通过采用太赫兹波脉冲对芯片进行扫描，以获取多个扫描点的位置数据、第一反射脉冲延时时间和第二反射脉冲延时时间；根据各扫描点的第一反射脉冲延时时间和第二反射脉冲延时时间，计算各扫描点的介电层厚度数据；根据各扫描点的第一反射脉冲延时时间、第二反射脉冲延时时间和介电层厚度数据，生成介电层的上表面三维图像和下表面三维图像；把上表面三维图像和下表面三维图像置于同一三维坐标系下生成三维测厚图像；从而有利于提高芯片介电层厚度分布情况检测的效率和检测结果的可靠性。
-
公开(公告)号：CN117269861A
公开(公告)日：2023-12-22
申请号：CN202311143671.9
申请日：2023-09-05
Applicant: 季华实验室
Abstract: 本发明涉及一种磁传感器芯片及制备方法。该磁传感器芯片包括：芯片板、若干间隔设置的磁阻元件、金属电极单元，磁阻元件包括磁阻层及金属层。其中，将若干厚度相同宽度不同的磁阻条，按照由细至宽的方式依次串联；磁阻条串联为层叠结构布置，且同一层为一种粗细的磁阻条，如此，则形成了由细至粗的多层磁阻条。使用本申请的芯片时，磁阻条的细端与磁栅尺或磁码盘相对设置，由于磁阻条是按照细至粗布置，距离磁栅尺或磁码盘越远的磁阻条越宽，使得磁阻条在较弱的磁场下也可完全磁化反转，输出较大的信号值，从而有效提升磁传感器芯片的输出性能。
-
公开(公告)号：CN117038648B
公开(公告)日：2023-12-15
申请号：CN202311291675.1
申请日：2023-10-08
Applicant: 季华实验室
IPC: H01L23/60 , H01L23/13 , H01L23/52 , H01L23/535 , H01L21/50 , H01L21/768
Abstract: 本申请提供了一种半导体芯片组结构及制造方法，涉及半导体技术领域，其技术方案要点是：包括半导体芯片以及设置在所述半导体芯片外的防护结构；所述半导体芯片的信号输入输出端设置在侧面；所述防护结构至少包括静电屏蔽层，所述静电屏蔽层包围所述半导体芯片，与所述半导体芯片直接接触，且至少设有开口与所述信号输入输出端对应；还包括：互连主体，所述互连主体上开设有多个安装槽，所述安装槽的侧面开设有与其它所述安装槽连通的接线通道，所述半导体芯片连同所述防护结构放置在所述安装槽内，且所述信号输入输出端与所述接线通道对应。本申请提供的一种半导体芯片组结构及制造方法具有稳定性高的优点。
-
公开(公告)号：CN116936470B
公开(公告)日：2023-12-15
申请号：CN202311189724.0
申请日：2023-09-15
Applicant: 季华实验室
IPC: H01L21/768 , B44B5/02 , B44B5/00
Abstract: 本申请属于集成电路制备技术领域，公开了一种循环印刷式集成电路制备方法，包括步骤：把待制备的芯片电路分解为多个子电路，记为实际子电路；根据所述实际子电路匹配出对应的标准子电路；选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；在所述整体电路凹槽中填充金属，得到芯片电路；从而能够降低芯片电路制备成本并提高总体生产效率。
-
公开(公告)号：CN115568274A
公开(公告)日：2023-01-03
申请号：CN202211268100.3
申请日：2022-10-17
Applicant: 季华实验室
Abstract: 本发明提供了一种磁阻元件、各向异性磁阻传感器及其制备方法和磁栅尺。本发明的磁阻元件，两端磁阻条长度较小、中间磁阻条长度较大，根据磁阻条的长宽比与退磁场的规律，磁阻条厚度一定时，长宽比越大，退磁场越大，即当磁阻条厚度与宽度一定时，长度越大，退磁场越大，因此，本发明的磁阻元件结构中两端磁阻条较短，中间磁阻条较长的类椭圆设计，可以有效改善AMR元件中沿宽度方向退磁场分布不均匀的问题；将本发明的磁阻元件应用于AMR磁阻传感器中，可使AMR磁阻传感器输出特性曲线的饱和场变小，从而提高磁阻传感器的输出信号。
-
Patent Agency Ranking
公开(公告)号：CN118888255A
公开(公告)日：2024-11-01
申请号：CN202411394036.2
申请日：2024-10-08
Applicant: 季华实验室
Abstract: 本发明提供了一种CoFeB基磁性多层膜及其制备方法。本发明通过引入TiC层，TiC层可以有效地抑制Ta的扩散，使得Ta/CoFeB界面更加的平整，有利于获得垂直磁各向异性；TiC层可以有效在多层膜中引入C原子，引入C原子可以有效调控Fe和O之间的轨道杂化作用，进而可以有效通过C、O双离子的双层作用协同驱动多层膜的磁各向异性由面内向面外转化，即使得磁性多层膜获得垂直磁各向异性；本发明通过C、O双离子调控作用，增加材料调控的自由度，提高性能调控的幅度，从多角度出发，大大提高对薄膜垂直磁各向异性的调控，并且进一步提升了CoFeB基磁性多层膜的热稳定性。
-
公开(公告)号：CN118448281A
公开(公告)日：2024-08-06
申请号：CN202410630971.8
申请日：2024-05-21
Applicant: 季华实验室
Abstract: 本申请涉及芯片封装技术领域，具体提供了及一种多面管脚芯片封装方法及封装结构，该方法包括以下步骤：将多面管脚芯片的底面朝下贴附在芯片容置凹槽内的第一导电层上；在多面管脚芯片与芯片容置凹槽之间形成第一绝缘层；在第一绝缘层上形成分别与多面管脚芯片的两个侧面上的管脚电性连接的两个第二导电层，并在两个第二导电层之间形成第二绝缘层；在芯片容置凹槽的至少一侧形成贯通芯片容置层的第一导电柱，并在芯片容置层顶面形成电连接结构；去除载板和部分第一导电层，并在第一导电层上形成塑封层在载板上依次形成第一导电层和芯片容置层；该方法能够有效地降低多面管脚芯片的封装成本和提高多面管脚芯片封装结构的可靠性。
-
公开(公告)号：CN117881268A
公开(公告)日：2024-04-12
申请号：CN202311737758.9
申请日：2023-12-15
Applicant: 季华实验室
Abstract: 本发明实施例涉及磁感应器技术领域，公开了一种磁阻元件以及各向异性磁电阻薄膜传感器，该磁阻元件包括第一平衡组以及第二平衡组，第一平衡组具有N个平行设置的第一磁阻条，第二平衡组具有N个平行设置的第二磁阻条，所述第一磁阻条之间均间隔两个所述第二磁阻条设置，且相邻的任意两个磁阻条之间的距离相等，相邻的所述第一磁阻条与所述第二磁阻条以并联或串联方式进行电连接，以减小所述第一平衡组和所述第二平衡组之间的电阻误差。从而解决现有技术中各向异性磁电阻薄膜传感器的制作工艺导致的电阻误差。
-
公开(公告)号：CN116936470A
公开(公告)日：2023-10-24
申请号：CN202311189724.0
申请日：2023-09-15
Applicant: 季华实验室
IPC: H01L21/768 , B44B5/02 , B44B5/00
Abstract: 本申请属于集成电路制备技术领域，公开了一种循环印刷式集成电路制备方法，包括步骤：把待制备的芯片电路分解为多个子电路，记为实际子电路；根据所述实际子电路匹配出对应的标准子电路；选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；在所述整体电路凹槽中填充金属，得到芯片电路；从而能够降低芯片电路制备成本并提高总体生产效率。
-
公开(公告)号：CN114636393A
公开(公告)日：2022-06-17
申请号：CN202210562635.5
申请日：2022-05-23
Applicant: 季华实验室
Abstract: 本申请属于芯片检测技术领域，公开了一种芯片介电层厚度检测方法、装置、电子设备及存储介质，通过采用太赫兹波脉冲对芯片进行扫描，以获取多个扫描点的位置数据、第一反射脉冲延时时间和第二反射脉冲延时时间；根据各扫描点的第一反射脉冲延时时间和第二反射脉冲延时时间，计算各扫描点的介电层厚度数据；根据各扫描点的第一反射脉冲延时时间、第二反射脉冲延时时间和介电层厚度数据，生成介电层的上表面三维图像和下表面三维图像；把上表面三维图像和下表面三维图像置于同一三维坐标系下生成三维测厚图像；从而有利于提高芯片介电层厚度分布情况检测的效率和检测结果的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.025 seconds)
