集成电路器件及其制造方法
    1.
    发明公开

    公开(公告)号:CN112701154A

    公开(公告)日:2021-04-23

    申请号:CN202011121554.9

    申请日:2020-10-19

    Abstract: 公开了一种集成电路器件,包括:鳍型有源区,从衬底突出,在与衬底的上表面平行的第一方向上延伸,并包括第一半导体材料;隔离层,布置在衬底上并覆盖鳍型有源区的侧壁的下部,隔离层包括共形地布置在鳍型有源区的侧壁的下部上的绝缘衬层以及绝缘衬层上的绝缘填充层;覆盖层,围绕鳍型有源区的上表面和侧壁,包括与第一半导体材料不同的第二半导体材料,其中,覆盖层具有上表面、侧壁以及在上表面与侧壁之间的刻面表面;以及栅极结构,布置在覆盖层上并在与第一方向垂直的第二方向上延伸。

    半导体装置
    3.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN119403189A

    公开(公告)日:2025-02-07

    申请号:CN202411004238.1

    申请日:2024-07-25

    Abstract: 一种半导体装置包括:基底;有源区域,在基底上沿着第一水平方向延伸,并且包括第一有源图案、第二有源图案和过渡有源图案,第一有源图案在基底的底表面上方沿着竖直方向的第一高度处并且在水平的第二方向上具有第一宽度,第二有源图案在第二方向上具有不同于第一宽度的第二宽度,过渡有源图案将第一有源图案连接到第二有源图案;栅极结构,与有源区域交叉,每个栅极结构在第二方向上横跨基底延伸;源极/漏极区域,设置在栅极结构的侧面上,并且包括设置在第一有源图案上的第一源极/漏极区域、设置在第二有源图案上的第二源极/漏极区域和设置在过渡有源图案上的过渡源极/漏极区域。

    半导体器件及其制造方法
    4.
    发明公开

    公开(公告)号:CN117352512A

    公开(公告)日:2024-01-05

    申请号:CN202310796854.4

    申请日:2023-06-30

    Abstract: 一种半导体器件,包括在衬底上并在第一方向上突出的下部图案,在下部图案上并包括与下部图案接触的半导体衬垫膜的源极/漏极图案、以及沿着半导体衬垫膜的侧壁的至少一部分延伸的外延绝缘衬垫,其中外延绝缘衬垫与半导体衬垫膜接触,其中半导体衬垫膜包括第一部分,其中半导体衬垫膜的第一部分包括在第一高度处与下部图案间隔开的第一点以及在第二高度处与下部图案间隔开的第二点,其中第二高度大于第一高度,其中半导体衬垫膜在第一点处在第二方向上的宽度小于半导体衬垫膜在第二点处在第二方向上的宽度,并且其中外延绝缘衬垫沿着半导体衬垫膜的第一部分的侧壁的至少一部分延伸。

    包括上部圆顶的半导体工艺室

    公开(公告)号:CN109003914B

    公开(公告)日:2023-09-19

    申请号:CN201810567895.5

    申请日:2018-06-05

    Abstract: 半导体工艺室包括基座、围绕基座的基底板、在基底板的内侧壁上的衬垫、以及在基座与基底板之间且与基座共面的预热环。工艺室还包括联接到基底板并覆盖基座的上表面的上部圆顶。上部圆顶包括在基底板的上表面上的第一部分和从第一部分延伸并交叠基座的第二部分。第一部分包括在基底板的上表面上的第一区域、从第一区域延伸超过基底板的第二区域、以及从第二区域以减小的厚度延伸以接触第二部分的第三区域。

    制造半导体器件的方法
    8.
    发明授权

    公开(公告)号:CN112017965B

    公开(公告)日:2024-12-31

    申请号:CN202010360788.2

    申请日:2020-04-30

    Abstract: 一种制造半导体器件的方法包括:在衬底上形成有源图案,有源图案包括交替地堆叠的第一半导体图案和第二半导体图案;在有源图案的顶表面和侧壁上形成盖图案;在盖图案上执行沉积工艺以形成绝缘层;以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

    具有掺杂的源极/漏极区的半导体器件

    公开(公告)号:CN119108426A

    公开(公告)日:2024-12-10

    申请号:CN202410236361.X

    申请日:2024-03-01

    Abstract: 一种半导体器件,包括:衬底;有源图案,其在所述衬底上沿第一水平方向延伸;多个纳米片,其彼此间隔开并沿垂直方向堆叠在所述有源图案上;栅电极,其在所述有源图案上沿与所述第一水平方向不同的第二水平方向延伸,所述栅电极围绕所述多个纳米片;源极/漏极区,其在所述有源图案上设置在所述栅电极的至少一侧上,所述源极/漏极区包括掺杂有金属的第一层以及设置在所述第一层上的第二层;以及内部间隔物,其设置在所述栅电极和所述第一层之间,所述内部间隔物接触所述第一层并且包括通过氧化所述金属形成的所述金属的金属氧化物。

    半导体装置
    10.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN118471917A

    公开(公告)日:2024-08-09

    申请号:CN202311359567.3

    申请日:2023-10-19

    Abstract: 提供了一种半导体装置。所述半导体装置包括:有源图案,设置在基底上;栅极结构,设置在有源图案上;沟道,设置在基底上并且在基本垂直于基底的上表面的竖直方向上彼此间隔开;第一外延层,设置在有源图案的与栅极结构相邻的部分上;以及接触插塞,设置在第一外延层上。接触插塞包括:下部;中部,设置在下部上,其中,中部具有沿着竖直方向从其底部到顶部增大的宽度;以及上部,设置在中部上。

Patent Agency Ranking