-
公开(公告)号：CN112038343B
公开(公告)日：2025-01-21
申请号：CN202010465073.3
申请日：2020-05-27
Applicant: 三星电子株式会社
Abstract: 公开了一种存储器器件，该存储器器件包括：衬底，包括第一区域和第二区域，第一区域具有第一字线和第一位线，第二区域具有第二字线和第二位线；第一存储单元阵列，包括第一区域中的第一存储单元，第一存储单元阵列具有易失性，并且每个第一存储单元包括具有与第一字线中的对应第一字线相邻的第一沟道区的单元开关以及连接到单元开关的电容器；以及第二存储单元阵列，包括第二区域中的第二存储单元，第二存储单元阵列具有非易失性，并且每个第二存储单元包括与第二字线中的对应第二字线相邻的第二沟道区、以及第二字线的对应第二字线与第二沟道区之间的铁电层。
-
公开(公告)号：CN111430462B
公开(公告)日：2024-12-17
申请号：CN202010000962.2
申请日：2020-01-02
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/34
Abstract: 提供了一种半导体装置。所述半导体装置包括：沟道层，位于基底上，沟道层包括导电氧化物；栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上。源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉应力。
-
公开(公告)号：CN112071907A
公开(公告)日：2020-12-11
申请号：CN202010520444.3
申请日：2020-06-09
Applicant: 三星电子株式会社
IPC: H01L29/778 , H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明构思的方面提供了一种半导体器件，该半导体器件能够通过包括氧化物半导体层的晶体管中的源/漏工程来提高性能和可靠性。该半导体器件包括：衬底；设置在衬底上的金属氧化物层；源/漏图案，与金属氧化物层接触，并且包括从金属氧化物层的顶表面突出的部分；多个栅结构，设置在金属氧化物层上，使源/漏图案介于其间，并且每个栅结构包括栅间隔部和绝缘材料层，绝缘材料层与金属氧化物层接触，并且不沿着源/漏图案的顶表面延伸；以及设置在源/漏图案上的接触部，接触部连接到源/漏图案。
-
公开(公告)号：CN111146200A
公开(公告)日：2020-05-12
申请号：CN201911064310.9
申请日：2019-11-01
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件包括：衬底；衬底上的第一有源图案；与第一有源图案的沟道区相交的栅电极；覆盖第一有源图案和栅电极的第一绝缘层；穿透第一绝缘层以便电连接到第一有源图案的第一源/漏区的接触部；以及第一绝缘层上的第二有源图案。第二有源图案的沟道区与接触部在竖直方向上重叠。
-
公开(公告)号：CN115985963A
公开(公告)日：2023-04-18
申请号：CN202211264280.8
申请日：2022-10-14
Applicant: 三星电子株式会社
Inventor： 宋宇彬
IPC: H01L29/78 , H01L27/092
Abstract: 一种半导体器件，包括衬底、衬底上的第一绝缘层、在第一绝缘层上的间隔开的位置处的源极图案和漏极图案、以及具有诸如过渡金属二硫属化物之类的过渡金属的沟道层。沟道层在第一绝缘层上并在源极图案和漏极图案之间延伸。还设置第二绝缘层，该第二绝缘层在沟道层上延伸，并且具有比第一绝缘层的厚度小的厚度。设置栅极结构，该栅极结构在第二绝缘层上延伸，并与沟道层相对。沟道层可以包括MoS2、WS2、MoSe2、WSe2、MoSe2、WTe2和ZrSe2中的至少一种。
-
Patent Agency Ranking
公开(公告)号：CN109494157B
公开(公告)日：2023-04-07
申请号：CN201811062733.2
申请日：2018-09-12
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种制造半导体器件的方法和一种半导体器件，该方法包括：在衬底上形成有源图案，使得有源图案包括交替地且重复地堆叠在衬底上的牺牲图案和半导体图案；以及通过执行氧化工艺，在每个牺牲图案的两侧形成第一间隔物图案，其中第一间隔物图案对应于每个牺牲图案的氧化部分，其中牺牲图案包括包含杂质的第一半导体材料，其中半导体图案包括与第一半导体材料不同的第二半导体材料，以及其中杂质包括与第一半导体材料和第二半导体材料的半导体元素不同的元素。
-
公开(公告)号：CN110556304A
公开(公告)日：2019-12-10
申请号：CN201910410715.7
申请日：2019-05-16
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: H01L21/66 , H01L23/544 , G06F17/50
Abstract: 提供了一种用于制造具有改善的掺杂分布的半导体器件的方法。该方法包括：提供测量目标，该测量目标包括具有多个层的第一区域；将第一输入信号输入到测量目标中并测量所得到的第一输出信号，例如透射通过第一区域或被第一区域反射的第一输出电场随时间的变化。基于包括多个第一建模层的第一结构信息和关于多个第一建模层中的每个建模层的掺杂浓度的信息的第一模型，计算第二输出信号。当比较第一输出信号和第二输出信号的结果小于阈值时，可以基于第一模型来估计测量目标的三维模型。这种非破坏性测量可用于确定对应于理想掺杂分布的制造工艺参数，并用于制造实现这种制造工艺参数的半导体器件。
-
公开(公告)号：CN110010689A
公开(公告)日：2019-07-12
申请号：CN201910193855.3
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/12 , H01L21/8234 , H01L21/336
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
公开(公告)号：CN102856383A
公开(公告)日：2013-01-02
申请号：CN201210226910.2
申请日：2012-06-29
Applicant: 三星电子株式会社
CPC classification number: H01L29/7848 , H01L21/823807 , H01L21/823814 , H01L29/1608 , H01L29/165 , H01L29/66545 , H01L29/66621 , H01L29/66651 , H01L29/78
Abstract: 本发明提供一种半导体器件，该半导体器件包括基板和在该基板上且彼此间隔开的第一应力生成外延区域和第二应力生成外延区域。沟道区域在该基板上且位于第一应力生成外延区域和第二应力生成外延区域之间。栅极电极位于沟道区域上。沟道区域是外延层，且第一应力生成外延区域和第二应力生成外延区域向沟道区域施加应力。
-
公开(公告)号：CN118198065A
公开(公告)日：2024-06-14
申请号：CN202311183833.1
申请日：2023-09-14
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；在所述有源图案上的沟道图案，所述沟道图案包括彼此间隔开并且垂直堆叠的多个半导体图案；连接到所述多个半导体图案的源极/漏极图案；穿过所述源极/漏极图案的贯通图案；在所述源极/漏极图案与所述贯通图案之间的金属半导体化合物层；在所述多个半导体图案上的栅电极，所述栅电极包括内部电极和外部电极，所述内部电极在所述多个半导体图案中的相邻半导体图案之间，所述外部电极在所述多个半导体图案中的最上面的半导体图案上；有源接触，所述有源接触在所述贯通图案上；以及在所述有源接触上的第一金属层，所述第一金属层包括电力布线和连接到所述有源接触的第一布线。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.047 seconds)
