公开(公告)号：CN118198065A

公开(公告)日：2024-06-14

申请号：CN202311183833.1

申请日：2023-09-14

Applicant: 三星电子株式会社

Inventor： 罗炯住 ,  宋宇彬 ,  梁辰旭 ,  尹喆珍 ,  原田佳尚

IPC: H01L27/092

Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；在所述有源图案上的沟道图案，所述沟道图案包括彼此间隔开并且垂直堆叠的多个半导体图案；连接到所述多个半导体图案的源极/漏极图案；穿过所述源极/漏极图案的贯通图案；在所述源极/漏极图案与所述贯通图案之间的金属半导体化合物层；在所述多个半导体图案上的栅电极，所述栅电极包括内部电极和外部电极，所述内部电极在所述多个半导体图案中的相邻半导体图案之间，所述外部电极在所述多个半导体图案中的最上面的半导体图案上；有源接触，所述有源接触在所述贯通图案上；以及在所述有源接触上的第一金属层，所述第一金属层包括电力布线和连接到所述有源接触的第一布线。

公开(公告)号：CN115602685A

公开(公告)日：2023-01-13

申请号：CN202210429276.6

申请日：2022-04-22

Applicant: 三星电子株式会社(KR)

Inventor： 朴星一 ,  朴宰贤 ,  金庚浩 ,  尹喆珍 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 公开了半导体装置。所述半导体装置包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。