公开(公告)号：CN108417530B

公开(公告)日：2023-04-28

申请号：CN201810145698.4

申请日：2018-02-12

Applicant: IMEC 非营利协会

Inventor： Y·德里西 ,  R·R·h·金 ,  S·拉里维埃 ,  P·拉加万 ,  D·特里夫科维奇

IPC: H01L21/768

Abstract: 根据本发明概念的一个方面，提供了一种用于形成导电路径和通道的方法，所述方法包括：在安置在下部金属化层次之上的电介质层之上形成硬掩模层，在硬掩模层中形成包括沟道的图案，在所述硬掩模层之上形成第二掩模层，在第二掩模层中形成开口，通过穿过开口进行蚀刻，在所述块部分的相对侧上形成第一和第二孔，移除所述第二掩模层，将所述硬掩模的图案转移到电介质层中,移除所述硬掩模层，以及用导电材料填充经加深的第一和第二孔及沟道。

公开(公告)号：CN108417530A

公开(公告)日：2018-08-17

申请号：CN201810145698.4

申请日：2018-02-12

Applicant: IMEC ,  非营利协会

Inventor： Y·德里西 ,  R·R·h·金 ,  S·拉里维埃 ,  P·拉加万 ,  D·特里夫科维奇

IPC: H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/0337 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76843 ,  H01L21/76897 ,  H01L23/5226 ,  H01L21/76838

Abstract: 根据本发明概念的一个方面，提供了一种用于形成导电路径和通道的方法，所述方法包括：在安置在下部金属化层次之上的电介质层之上形成硬掩模层，在硬掩模层中形成包括沟道的图案，在所述硬掩模层之上形成第二掩模层，在第二掩模层中形成开口，通过穿过开口进行蚀刻，在所述块部分的相对侧上形成第一和第二孔，移除所述第二掩模层，将所述硬掩模的图案转移到电介质层中,移除所述硬掩模层，以及用导电材料填充经加深的第一和第二孔及沟道。