-
公开(公告)号：CN107945827B
公开(公告)日：2020-09-18
申请号：CN201711028717.7
申请日：2017-10-29
Applicant: 西安空间无线电技术研究所
IPC: G11C11/406 , G06F17/12
Abstract: 一种基于Virtex5器件的位流文件解析方法及定时刷新方法，其中解析方法步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。
-
公开(公告)号：CN103955448B
公开(公告)日：2017-08-29
申请号：CN201410217007.9
申请日：2014-05-21
Applicant: 西安空间无线电技术研究所
IPC: G06F17/14
Abstract: 本发明一种抗单粒子翻转的FFT加固设计方法，包括以下步骤：分析FFT算法及电路结构，对电路中旋转因子存储所需的ROM采用RAM结构进行实现，对RAM的数据和地址进行反馈式的三模冗余加固；对电路中的存储最终结果并实现倒位序的RAM进行加固，将RAM数据和地址分别加固，对地址寄存器和数据分别采用反馈式的三模冗余和三模冗余进行加固；对ROM中查找旋转因子的关键寄存器进行反馈式三模冗余加固。本发明提高了FFT电路在空间环境中的可靠性，增加了FFT电路在抗单粒子翻转方面的能力，在加固设计方面具有一定的灵活性，为设备提供抗单粒子能力更强的FFT电路设计，可迅速应用到星载处理设备的研制中。
-
公开(公告)号：CN103680639B
公开(公告)日：2016-08-24
申请号：CN201310635260.1
申请日：2013-11-29
Applicant: 西安空间无线电技术研究所
IPC: G11C29/44
Abstract: 一种随机存储器的周期性自检错恢复方法，可对随机存储器进行容错和纠错设计。方法首先将随机存储器进行冗余处理，设计判决模块对冗余的输出结果进行三取二判决和一致性比较，判决结果做为纠错输入，一致性比较结果作为纠错使能。同时地址产生模块周期性产生存储器读取地址实现检错控制。本发明可为易由于外因（例如空间辐射环境）而产生错误的随机存储器提供一种检错和纠错的方法，改变传统冗余容错技术的错误累积失效问题，纠错能力不受纠检错算法限制，有效的对存储器进行防护。
-
公开(公告)号：CN105069204A
公开(公告)日：2015-11-18
申请号：CN201510442273.6
申请日：2015-07-24
Applicant: 西安空间无线电技术研究所
IPC: G06F17/50
Abstract: 本发明一种基于文本树形结构模型的FPGA拓扑信息的获取方法，首先设定功能模块的格式，然后以功能模块为最小单位对FPGA工程进行分割，建立描述例化模块间拓扑关系的文本树形结构模型；之后基于文本树形结构模型从顶层模块开始逐层地确定例化模块间的父子关系，得到了FPGA工程的顶层模块和所有例化模块间的层级关系，并完成文本信息的抽象。最终以文本文件的形式存储并输出拓扑信息。本方法实现对FPGA工程模块拓扑关系图的文本信息抽象，完成由图论信息到可读写的文本信息转化，实现了复杂多层次的FPGA工程模块拓扑关系划分和文本信息提取，提高了模块拓扑关系划分效率。
-
公开(公告)号：CN103955448A
公开(公告)日：2014-07-30
申请号：CN201410217007.9
申请日：2014-05-21
Applicant: 西安空间无线电技术研究所
IPC: G06F17/14
Abstract: 本发明一种抗单粒子翻转的FFT加固设计方法，包括以下步骤：分析FFT算法及电路结构，对电路中旋转因子存储所需的ROM采用RAM结构进行实现，对RAM的数据和地址进行反馈式的三模冗余加固；对电路中的存储最终结果并实现倒位序的RAM进行加固，将RAM数据和地址分别加固，对地址寄存器和数据分别采用反馈式的三模冗余和三模冗余进行加固；对ROM中查找旋转因子的关键寄存器进行反馈式三模冗余加固。本发明提高了FFT电路在空间环境中的可靠性，增加了FFT电路在抗单粒子翻转方面的能力，在加固设计方面具有一定的灵活性，为设备提供抗单粒子能力更强的FFT电路设计，可迅速应用到星载处理设备的研制中。
-
Patent Agency Ranking
公开(公告)号：CN104142889A
公开(公告)日：2014-11-12
申请号：CN201410353315.4
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36
Abstract: 本发明一种汇编级的单粒子软错误的测试点设置与优化方法，包含如下步骤：划分基本块并生成分块表；执行函数返回优化；执行函数调用优化；执行循环优化；本发明通过采用函数返回优化、函数调用优化和循环优化的方法，在保证控制流软错误检测覆盖率基本不变的前提下，减少测试点的数量并减少实际检测的次数，大幅度降低了检测开销，优化后的测试点数量相比于优化前下降30％以上。
-
公开(公告)号：CN117608916A
公开(公告)日：2024-02-27
申请号：CN202311369346.4
申请日：2023-10-20
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于NOR FLASH的在轨记忆加载系统及方法，通过包括星上单机FPGA、重构控制器、NOR FLASH存储器的在轨记忆加载系统，基于非易失存储器NOR FLASH来存储当前目标位流映射信息，确保星上数字单机在断电并重新加电后，仍可按照上一次设备断电前的加载来源，完成对星上SRAM型FPGA的加载，确保星上单机快速启动工作，在减少星地通信资源开销的同时，提升星上设备的执行效率。
-
公开(公告)号：CN107945827A
公开(公告)日：2018-04-20
申请号：CN201711028717.7
申请日：2017-10-29
Applicant: 西安空间无线电技术研究所
IPC: G11C11/406 , G06F17/12
Abstract: 一种基于Virtex5器件的位流文件解析方法及定时刷新方法，其中解析方法步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。
-
公开(公告)号：CN105069204B
公开(公告)日：2017-12-15
申请号：CN201510442273.6
申请日：2015-07-24
Applicant: 西安空间无线电技术研究所
IPC: G06F17/50
Abstract: 本发明一种基于文本树形结构模型的FPGA拓扑信息的获取方法，首先设定功能模块的格式，然后以功能模块为最小单位对FPGA工程进行分割，建立描述例化模块间拓扑关系的文本树形结构模型；之后基于文本树形结构模型从顶层模块开始逐层地确定例化模块间的父子关系，得到了FPGA工程的顶层模块和所有例化模块间的层级关系，并完成文本信息的抽象。最终以文本文件的形式存储并输出拓扑信息。本方法实现对FPGA工程模块拓扑关系图的文本信息抽象，完成由图论信息到可读写的文本信息转化，实现了复杂多层次的FPGA工程模块拓扑关系划分和文本信息提取，提高了模块拓扑关系划分效率。
-
公开(公告)号：CN104142889B
公开(公告)日：2017-03-15
申请号：CN201410353315.4
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36
Abstract: 本发明一种汇编级的单粒子软错误的测试点设置与优化方法，包含如下步骤：划分基本块并生成分块表；执行函数返回优化；执行函数调用优化；执行循环优化；本发明通过采用函数返回优化、函数调用优化和循环优化的方法，在保证控制流软错误检测覆盖率基本不变的前提下，减少测试点的数量并减少实际检测的次数，大幅度降低了检测开销，优化后的测试点数量相比于优化前下降30％以上。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.029 seconds)
