-
公开(公告)号：CN116865691A
公开(公告)日：2023-10-10
申请号：CN202310877262.5
申请日：2023-07-17
Applicant: 西安工程大学
Abstract: 本发明公开了具有带宽可重构技术的超宽带低噪声放大器，包括输入匹配级电路、增益放大级电路、第一级可调负载网络、第二级可调并联峰化负载网络以及输出缓冲级电路；信号从输入匹配级电路流入、经并联反馈网络拓展带宽、经第一级可调负载网络流入增益放大级、经增益放大级电路的进一步放大、经第二级可调并联峰化负载后到达输出缓冲级输出。本发明超宽带低噪声放大器采用的带宽可重构技术通过在负载端引入开关控制低频阻抗谐振点与增益极点实现频带切换，减小了芯片面积，控制了成本，实现了宽带与宽带之间的频率切换，保证了不同频带内的增益平坦度性能，减少了开关的插损对电路整体的噪声贡献。
-
公开(公告)号：CN114978155A
公开(公告)日：2022-08-30
申请号：CN202210758516.7
申请日：2022-06-30
Applicant: 西安工程大学
IPC: H03L7/08
Abstract: 本发明公开了一种具有优化相位噪声的锁相环系统，包括构成一个闭环系统的时间数字转换器、数字环路滤波器、数模转换器、压控振荡器以及分频器；时间数字转换器的一个输入基准信号是R、另一个输入信号是D，时间数字转换器的输出信号DI为数字环路滤波器的输入信号，数字环路滤波器的输出信号FDI为数模转换器的输入信号，数模转换器的输出信号VI为压控振荡器的输入信号，压控振荡器的输出信号P为分频器的输入信号，分频器的输出信号为时间数字转换器的另一个输入信号D。本发明利用数模转换器级联压控振荡器代替数控振荡器降低相位噪声，利用高精度的时间数字转换器和精度较高的数模转换器改善相位噪声。
-
公开(公告)号：CN114793093A
公开(公告)日：2022-07-26
申请号：CN202210456811.7
申请日：2022-04-28
Applicant: 西安工程大学
Abstract: 本发明公开了一种具有抗干扰功能的超宽带协议低噪声放大器，包括匹配电路、LNA主电路、第一级陷波滤波器以及第二陷滤波电路，其中：匹配电路包括电容Cpad1和Cs以及电感Lp和Ls；LNA主电路包括N型MOS管M1、M2和M3，可变并联反馈电阻R1和隔直电容C2、C3，负载电感L2、L3以及负载电阻R2；第一级陷波滤波器包括电感L1、电容C1和可调电容Cp1；第二级陷波滤波器包括电感L4和可调电容C4以及电容Cpad2和其对应的补偿电感Lout。本发明实现了低噪声并且强化了滤波性能；有效减少了LC并联谐振电路的噪声贡献；在保证滤波深度的同时补偿了滤波器对低噪声放大器通带的增益抑制。
-
Patent Agency Ranking
公开(公告)号：CN114978155B
公开(公告)日：2024-06-18
申请号：CN202210758516.7
申请日：2022-06-30
Applicant: 西安工程大学
IPC: H03L7/08
Abstract: 本发明公开了一种具有优化相位噪声的锁相环系统，包括构成一个闭环系统的时间数字转换器、数字环路滤波器、数模转换器、压控振荡器以及分频器；时间数字转换器的一个输入基准信号是R、另一个输入信号是D，时间数字转换器的输出信号DI为数字环路滤波器的输入信号，数字环路滤波器的输出信号FDI为数模转换器的输入信号，数模转换器的输出信号VI为压控振荡器的输入信号，压控振荡器的输出信号P为分频器的输入信号，分频器的输出信号为时间数字转换器的另一个输入信号D。本发明利用数模转换器级联压控振荡器代替数控振荡器降低相位噪声，利用高精度的时间数字转换器和精度较高的数模转换器改善相位噪声。
-
公开(公告)号：CN114793093B
公开(公告)日：2024-04-12
申请号：CN202210456811.7
申请日：2022-04-28
Applicant: 西安工程大学
Abstract: 本发明公开了一种具有抗干扰功能的超宽带协议低噪声放大器，包括匹配电路、LNA主电路、第一级陷波滤波器以及第二陷滤波电路，其中：匹配电路包括电容Cpad1和Cs以及电感Lp和Ls；LNA主电路包括N型MOS管M1、M2和M3，可变并联反馈电阻R1和隔直电容C2、C3，负载电感L2、L3以及负载电阻R2；第一级陷波滤波器包括电感L1、电容C1和可调电容Cp1；第二级陷波滤波器包括电感L4和可调电容C4以及电容Cpad2和其对应的补偿电感Lout。本发明实现了低噪声并且强化了滤波性能；有效减少了LC并联谐振电路的噪声贡献；在保证滤波深度的同时补偿了滤波器对低噪声放大器通带的增益抑制。
-
公开(公告)号：CN115470747B
公开(公告)日：2023-12-15
申请号：CN202211200737.9
申请日：2022-09-29
Applicant: 西安工程大学
IPC: G06F30/396 , G06F111/04 , G06F115/12
Abstract: 本发明公开了一种实现时序快速收敛的时钟树综合方法，该方法对寄存器传输级代码采用DCG模式进行逻辑综合，采用门控时钟插入技术来降低功耗；布局前，根据芯片布图的位置，选择合适的位置人工插入FCHT时钟结构的主干和分支，在时钟树综合阶段基于FCHT时钟结构，采用CCOPT技术进行时钟树综合，同时应用有效偏差更加准确的评估时钟偏差的影响，最终通过静态时序分析检查时序，确保达到签核的标准；本发明方法解决了传统时钟树综合方案时序收敛困难，设计时间长的问题，有利于得到一种高质量、时钟偏差小、时序符合要求的时钟树设计。
-
公开(公告)号：CN115470747A
公开(公告)日：2022-12-13
申请号：CN202211200737.9
申请日：2022-09-29
Applicant: 西安工程大学
IPC: G06F30/396 , G06F111/04 , G06F115/12
Abstract: 本发明公开了一种实现时序快速收敛的时钟树综合方法，该方法对寄存器传输级代码采用DCG模式进行逻辑综合，采用门控时钟插入技术来降低功耗；布局前，根据芯片布图的位置，选择合适的位置人工插入FCHT时钟结构的主干和分支，在时钟树综合阶段基于FCHT时钟结构，采用CCOPT技术进行时钟树综合，同时应用有效偏差更加准确的评估时钟偏差的影响，最终通过静态时序分析检查时序，确保达到签核的标准；本发明方法解决了传统时钟树综合方案时序收敛困难，设计时间长的问题，有利于得到一种高质量、时钟偏差小、时序符合要求的时钟树设计。
-
公开(公告)号：CN119995529A
公开(公告)日：2025-05-13
申请号：CN202510118293.1
申请日：2025-01-24
Applicant: 西安工程大学
Abstract: 本发明公开了具有宽调谐范围的可变增益超宽带低噪声放大器，包括连接在一起的可调谐输入匹配电路和LNA核心放大电路，所述可调谐输入匹配电路用于输入阻抗和噪声匹配，所述LNA核心放大电路用于增益调谐，所述LNA核心放大电路包括两级级联的共源共栅电路，信号由所述可调谐输入匹配电路进入到LNA核心放大电路，经过第一级共源共栅放大器放大后，再经过第二级共源共栅放大器对信号进一步放大，最后由输出端输出。本发明解决了传统的VG‑LNA在宽带应用中增益调谐时，输入阻抗不稳定、增益调谐范围小和增益变化步长不一致的问题。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.02 seconds)
