公开(公告)号：CN115470747B

公开(公告)日：2023-12-15

申请号：CN202211200737.9

申请日：2022-09-29

Applicant: 西安工程大学

Inventor： 雷倩倩 ,  王虎虎 ,  赵二虎 ,  郭蒙 ,  刘宁宁 ,  李连碧 ,  冯松 ,  杨延飞 ,  刘露

IPC: G06F30/396 ,  G06F111/04 ,  G06F115/12

Abstract: 本发明公开了一种实现时序快速收敛的时钟树综合方法，该方法对寄存器传输级代码采用DCG模式进行逻辑综合，采用门控时钟插入技术来降低功耗；布局前，根据芯片布图的位置，选择合适的位置人工插入FCHT时钟结构的主干和分支，在时钟树综合阶段基于FCHT时钟结构，采用CCOPT技术进行时钟树综合，同时应用有效偏差更加准确的评估时钟偏差的影响，最终通过静态时序分析检查时序，确保达到签核的标准；本发明方法解决了传统时钟树综合方案时序收敛困难，设计时间长的问题，有利于得到一种高质量、时钟偏差小、时序符合要求的时钟树设计。

公开(公告)号：CN115470747A

公开(公告)日：2022-12-13

申请号：CN202211200737.9

申请日：2022-09-29

Applicant: 西安工程大学

Inventor： 雷倩倩 ,  王虎虎 ,  赵二虎 ,  郭蒙 ,  刘宁宁 ,  李连碧 ,  冯松 ,  杨延飞 ,  刘露

IPC: G06F30/396 ,  G06F111/04 ,  G06F115/12

Abstract: 本发明公开了一种实现时序快速收敛的时钟树综合方法，该方法对寄存器传输级代码采用DCG模式进行逻辑综合，采用门控时钟插入技术来降低功耗；布局前，根据芯片布图的位置，选择合适的位置人工插入FCHT时钟结构的主干和分支，在时钟树综合阶段基于FCHT时钟结构，采用CCOPT技术进行时钟树综合，同时应用有效偏差更加准确的评估时钟偏差的影响，最终通过静态时序分析检查时序，确保达到签核的标准；本发明方法解决了传统时钟树综合方案时序收敛困难，设计时间长的问题，有利于得到一种高质量、时钟偏差小、时序符合要求的时钟树设计。