公开(公告)号：CN110024105B

公开(公告)日：2024-05-28

申请号：CN201680091258.4

申请日：2016-12-31

Applicant: 英特尔公司

Inventor： K·L·林 ,  T·迈赫迪 ,  J·M·托雷斯 ,  J·D·比勒费尔德 ,  M·克雷萨克 ,  J·M·布莱克韦尔

IPC: H01L21/768 ,  H01L27/06 ,  H01L21/02

Abstract: 在示例中，公开了一种集成电路，具有：具有电介质、第一导电互连和第二导电互连的第一层；具有第三导电互连的第二层；位于第一层和第二层之间以将第二导电互连电耦合到第三导电互连的导电过孔；以及垂直设置于第一层和第二层之间并被设置成防止过孔电短路到第一导电互连的抗蚀刻插塞。

公开(公告)号：CN101506955B

公开(公告)日：2010-11-17

申请号：CN200780031072.0

申请日：2007-09-21

Applicant: 英特尔公司

Inventor： J·D·比勒费尔德 ,  B·博亚诺夫

IPC: H01L21/3205 ,  H01L21/28

CPC classification number: H01L21/7682 ,  H01L21/76804 ,  H01L21/76831 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53276 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 描述了用于多个金属互连的电介质间隔体和用于形成这种电介质间隔体的方法。在一个实施例中，使所述电介质间隔体邻近具有扩口轮廓的相邻金属互连，且所述电介质间隔体彼此不连续。在另一实施例中，所述电介质间隔体提供了无着落点的通孔可以有效地着落于其上的区域。

公开(公告)号：CN111696957A

公开(公告)日：2020-09-22

申请号：CN202010143694.X

申请日：2020-03-04

Applicant: 英特尔公司

Inventor： A·D·利拉克 ,  E·曼内巴赫 ,  A·潘 ,  R·E·申克尔 ,  S·A·博亚尔斯基 ,  W·拉赫马迪 ,  P·R·莫罗 ,  J·D·比勒费尔德 ,  G·杜威 ,  H·J·允

IPC: H01L23/535 ,  H01L23/50 ,  H01L27/02

Abstract: 背面触点结构包括蚀刻选择性材料以促进背面触点的形成。集成电路结构包括正面触点区域，在正面触点区域下方的器件区域以及在器件区域下方的背面触点区域。器件区域包括晶体管。背面触点区域包括在晶体管的源极区域或漏极区域下方的第一电介质材料，在横向上与第一电介质材料相邻且在晶体管的栅极结构下方的第二电介质材料。非导电间隔体位于第一电介质材料和第二电介质材料之间。第一电介质材料和第二电介质材料相对于彼此和间隔体是可选择性蚀刻的。背面触点区域可以包括互连特征部，该互连特征部例如穿过第一电介质材料并接触源极/漏极区域的底面，和/或穿过第二电介质材料并接触栅极结构。

公开(公告)号：CN101506955A

公开(公告)日：2009-08-12

申请号：CN200780031072.0

申请日：2007-09-21

Applicant: 英特尔公司

Inventor： J·D·比勒费尔德 ,  B·博亚诺夫

IPC: H01L21/3205 ,  H01L21/28

CPC classification number: H01L21/7682 ,  H01L21/76804 ,  H01L21/76831 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53276 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 描述了用于多个金属互连的电介质间隔体和用于形成这种电介质间隔体的方法。在一个实施例中，使所述电介质间隔体邻近具有扩口轮廓的相邻金属互连，且所述电介质间隔体彼此不连续。在另一实施例中，所述电介质间隔体提供了无着落点的通孔可以有效地着落于其上的区域。

公开(公告)号：CN116314088A

公开(公告)日：2023-06-23

申请号：CN202211462451.8

申请日：2022-11-21

Applicant: 英特尔公司

Inventor： C·H·内勒 ,  C·J·杰泽斯基 ,  J·D·比勒费尔德 ,  J-R·陈 ,  R·V·谢比亚姆 ,  M·J·科布林斯基 ,  M·V·梅茨 ,  S·B·格伦迪宁 ,  S·李 ,  K·P·奥布莱恩 ,  K·K·马克西 ,  A·V·佩努马季哈 ,  C·J·多罗 ,  U·E·阿维奇

IPC: H01L23/482 ,  H01L23/532 ,  H01L21/3205

Abstract: 本文描述了具有由MX或MAX材料形成的导电区域的集成电路装置。MAX材料是分层的六方碳化物和氮化物，其包括前过渡金属(M)和A族元素(A)。MX材料去除了A族元素。MAX和MX材料是高度导电的，并且它们的二维层结构允许形成非常薄的层。MAX或MX材料可以用于形成IC电路的几种导电元件，包括接触部、互连或者用于接触部或互连的衬层或阻挡区域。

公开(公告)号：CN110024105A

公开(公告)日：2019-07-16

申请号：CN201680091258.4

申请日：2016-12-31

Applicant: 英特尔公司

Inventor： K·L·林 ,  T·迈赫迪 ,  J·M·托雷斯 ,  J·D·比勒费尔德 ,  M·克雷萨克 ,  J·M·布莱克韦尔

IPC: H01L21/768 ,  H01L27/06 ,  H01L21/02

Abstract: 在示例中，公开了一种集成电路，具有：具有电介质、第一导电互连和第二导电互连的第一层；具有第三导电互连的第二层；位于第一层和第二层之间以将第二导电互连电耦合到第三导电互连的导电过孔；以及垂直设置于第一层和第二层之间并被设置成防止过孔电短路到第一导电互连的抗蚀刻插塞。