-
公开(公告)号：CN115863430A
公开(公告)日：2023-03-28
申请号：CN202211019872.3
申请日：2022-08-24
Applicant: 英特尔公司
Inventor： A·V·佩努马季哈 , S·阿塔纳索夫 , S·H·宋 , R·拉马穆尔蒂 , I-C·邓 , U·E·阿维奇 , M·V·梅茨 , J·T·卡瓦列罗斯 , C-C·林 , K·奥乌兹
IPC: H01L29/78 , H01L21/285 , H01L21/336
Abstract: 本文公开的实施例包括晶体管器件和形成此类器件的方法。在实施例中，一种晶体管器件包括：第一沟道，其中，所述第一沟道包括半导体材料；以及位于第一沟道上方的第二沟道，其中，所述第二沟道包括所述半导体材料。在实施例中，第一间隔体位于所述第一沟道和所述第二沟道之间，并且第二间隔体位于所述第一沟道和所述第二沟道之间。在实施例中，第一栅极电介质位于第一沟道的朝向第二沟道的表面之上，并且第二栅极电介质位于第二沟道的朝向第一沟道的表面之上。在实施例中，第一栅极电介质与第二栅极电介质在物理上隔开。
-
公开(公告)号：CN114649477A
公开(公告)日：2022-06-21
申请号：CN202111375500.X
申请日：2021-11-19
Applicant: 英特尔公司
IPC: H01L49/02
Abstract: 描述了金属绝缘体金属电容器。在示例中，金属‑绝缘体‑金属(MIM)电容器包括第一电极板和在第一电极板上的第一电容器电介质。第一电容器电介质是或包括钙钛矿高k电介质材料。第二电极板在第一电容器电介质上，并具有在第一电极板之上并与第一电极板平行的部分，并且第二电容器电介质在第二电极板上。第三电极板在第二电容器电介质上，并具有在第二电极板之上并与第二电极板平行的部分。
-
公开(公告)号：CN110970446A
公开(公告)日：2020-04-07
申请号：CN201910800177.2
申请日：2019-08-28
Applicant: 英特尔公司
IPC: H01L27/1159 , H01L27/11592 , H01L27/11597
Abstract: 实施例包括三维(3D)存储器，其包括NOR逻辑门，其中，NOR逻辑门包括基于铁电的晶体管。本文解决了其他实施例。
-
公开(公告)号：CN110556377A
公开(公告)日：2019-12-10
申请号：CN201910360831.2
申请日：2019-04-30
Applicant: 英特尔公司
IPC: H01L27/108 , G11C11/22
Abstract: 本文描述了反铁电(AFE)存储器单元以及对应的方法和装置。例如，在一些实施例中，本文公开的AFE存储器单元包括采用位于两个电容器电极之间的AFE材料的电容器。向这种电容器的一个电极施加电压允许提升另一电极处的电荷，其中，两个电极之间的AFE材料的非线性行为可以有利地彰显其本身，因为假设向第一电极施加给定电压，那么对于提升之前的所述电容器的第二电极上的电荷的不同值而言，在第二电极处的电荷提升的倍数可以是显著不同的。将第二电容器电极连接至存储器单元的存储节点可以允许提升存储节点上的电荷，使得所述存储器单元的不同逻辑状态变得更加清晰可辨，从而实现提高的保持时间。
-
公开(公告)号：CN105247682A
公开(公告)日：2016-01-13
申请号：CN201380076886.1
申请日：2013-06-27
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/0847 , H01L29/20 , H01L29/205 , H01L29/66977 , H01L29/7391
Abstract: 本发明描述了具有未掺杂的漏极未覆盖环绕区的隧穿场效应晶体管(TFET)。例如，隧穿场效应晶体管(TFET)包括形成在衬底上方的同质结有源区。所述同质结有源区域包括掺杂的源极区、未掺杂的沟道区、环绕区、以及掺杂的漏极区。在所述源极区与所述环绕区之间的所述未掺杂的沟道区上形成栅极电极和栅极电介质层。
-
Patent Agency Ranking
公开(公告)号：CN104854703A
公开(公告)日：2015-08-19
申请号：CN201380061009.7
申请日：2013-06-27
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0673 , B82Y10/00 , H01L29/068 , H01L29/0847 , H01L29/1033 , H01L29/165 , H01L29/205 , H01L29/267 , H01L29/7391 , H01L29/772 , H01L29/775
Abstract: 实施例包括异质结隧穿场效应晶体管，所述异质结隧穿场效应晶体管包括源极、沟道和漏极；其中，(a)所述沟道包括与沟道长度相对应的长轴，以及与沟道宽度相对应并且与所述长轴正交的短轴；(b)所述沟道长度小于10nm长；(c)对所述源极进行掺杂使其具有第一极性，并且所述源极具有第一导带；(d)对所述漏极进行掺杂使其具有与所述第一极性相反的第二极性，并且所述漏极具有第二导带，所述第二导带比所述第一导带具有更高能量。本文描述了其它实施例。
-
公开(公告)号：CN116314088A
公开(公告)日：2023-06-23
申请号：CN202211462451.8
申请日：2022-11-21
Applicant: 英特尔公司
Inventor： C·H·内勒 , C·J·杰泽斯基 , J·D·比勒费尔德 , J-R·陈 , R·V·谢比亚姆 , M·J·科布林斯基 , M·V·梅茨 , S·B·格伦迪宁 , S·李 , K·P·奥布莱恩 , K·K·马克西 , A·V·佩努马季哈 , C·J·多罗 , U·E·阿维奇
IPC: H01L23/482 , H01L23/532 , H01L21/3205
Abstract: 本文描述了具有由MX或MAX材料形成的导电区域的集成电路装置。MAX材料是分层的六方碳化物和氮化物，其包括前过渡金属(M)和A族元素(A)。MX材料去除了A族元素。MAX和MX材料是高度导电的，并且它们的二维层结构允许形成非常薄的层。MAX或MX材料可以用于形成IC电路的几种导电元件，包括接触部、互连或者用于接触部或互连的衬层或阻挡区域。
-
公开(公告)号：CN112086430A
公开(公告)日：2020-12-15
申请号：CN202010209913.X
申请日：2020-03-23
Applicant: 英特尔公司
IPC: H01L23/522 , H01L49/02
Abstract: 公开了一种改进的沟槽电容器结构，其允许形成较窄的电容器。示例性电容器结构包括在穿过电介质层的厚度的开口的侧壁上的第一导电层、在第一导电层上的电容器电介质层、在电容器电介质层上的第二导电层、以及在第二导电层上的导电填充材料。电容器电介质层在开口上方并沿着电介质层的顶表面横向延伸，并且导电填充材料填充开口的剩余部分。
-
公开(公告)号：CN104737295B
公开(公告)日：2017-12-26
申请号：CN201380054199.X
申请日：2013-06-12
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66977 , H01L27/092 , H01L29/045 , H01L29/0676 , H01L29/068 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/20 , H01L29/24 , H01L29/267 , H01L29/42392 , H01L29/7391 , H01L29/7842 , H01L29/785 , H01L29/78603 , H01L29/78642 , H01L29/78684 , H01L29/78696
Abstract: 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。
-
公开(公告)号：CN107359197A
公开(公告)日：2017-11-17
申请号：CN201710216991.0
申请日：2013-06-12
Applicant: 英特尔公司
IPC: H01L29/739 , H01L29/78 , H01L29/161 , H01L29/16 , H01L21/331 , H01L21/336
CPC classification number: H01L29/66977 , H01L27/092 , H01L29/045 , H01L29/0676 , H01L29/068 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/20 , H01L29/24 , H01L29/267 , H01L29/42392 , H01L29/7391 , H01L29/7842 , H01L29/785 , H01L29/78603 , H01L29/78642 , H01L29/78684 , H01L29/78696 , H01L29/66356 , H01L29/66742 , H01L29/66795
Abstract: 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.025 seconds)
