具有IGBT和二极管的半导体器件

    公开(公告)号:CN100559589C

    公开(公告)日:2009-11-11

    申请号:CN200710078983.0

    申请日:2007-02-16

    CPC classification number: H01L27/0611 H01L29/7395 H01L29/8611

    Abstract: 一种半导体器件,包括:半导体衬底(1);IGBT区(IGBTREGION),其包括位于衬底(1)的第一表面上并提供沟道形成区的第一区(2),以及位于衬底(1)的第二表面上并提供集电极的第二区(3);二极管区(DIODE REGION),其包括位于第一表面上并提供阳极或阴极的第三区(4)和位于第二表面上并提供阳极或阴极的第四区(5);外围区(PERIPERY REGION),其包括位于第一表面上的第五区(6,6b-6g)和位于第二表面上的第六区(7a、7b)。第一、第三和第五区(2、4、6、6B-6g)共同且电气耦合,并且第二、第四和第六区(3、5、7a、7b)共同并电气地相互耦合。

    沟槽栅型半导体装置
    4.
    发明授权

    公开(公告)号:CN100490172C

    公开(公告)日:2009-05-20

    申请号:CN200610077712.9

    申请日:2006-04-26

    Abstract: 一种沟槽栅型半导体装置包括:第一半导体层(1,21);在第一半导体层(1,21)上的第二半导体层(2);在第二半导体层(2)上的第三半导体层(3);在第三半导体层(3)的表面部分的一部分中的第四半导体层(4);穿过第四半导体层(4)和第三半导体层(3)并到达第二半导体层(2)的沟槽(5);在沟槽(5)的内壁上的栅极绝缘薄膜(6);在沟槽(5)中栅极绝缘薄膜(6)上的栅电极(7);第一电极(8);以及第二电极(9)。沟槽(5)包括具有弯曲表面的底部(5a),弯曲表面的曲率半径等于或小于0.5μm。

    半导体器件及其制造方法

    公开(公告)号:CN101197368B

    公开(公告)日:2010-09-22

    申请号:CN200710196466.3

    申请日:2007-12-05

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 通过以下节省成本的方式制造一种具有在一个半导体衬底(20)上具有多个有源元件(31-33、41-43)和无源元件(51、52)的半导体器件(100),即使当所述有源和无源元件包括双侧电极元件(41-43、51、52)也是如此。当将半导体衬底划分为多个场区域(F1-F8)时,穿透半导体衬底的绝缘隔离沟槽(T)包围每一个场区域,以及多个有源元件或多个无源元件中的任意一方的每一个。此外,多个元件中的每一个具有一对分别设置在半导体衬底的两侧(S1、S2)中的每一侧上的用于电源的功率电极(dr1、dr2),用作双侧电极元件。

    半导体器件及其制造方法

    公开(公告)号:CN101197368A

    公开(公告)日:2008-06-11

    申请号:CN200710196466.3

    申请日:2007-12-05

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 通过以下节省成本的方式制造一种具有在一个半导体衬底(20)上具有多个有源元件(31-33、41-43)和无源元件(51、52)的半导体器件(100),即使当所述有源和无源元件包括双侧电极元件(41-43、51、52)也是如此。当将半导体衬底划分为多个场区域(F1-F8)时,穿透半导体衬底的绝缘隔离沟槽(T)包围每一个场区域,以及多个有源元件或多个无源元件中的任意一方的每一个。此外,多个元件中的每一个具有一对分别设置在半导体衬底的两侧(S1、S2)中的每一侧上的用于电源的功率电极(dr1、dr2),用作双侧电极元件。

    具有IGBT和二极管的半导体器件

    公开(公告)号:CN101026161A

    公开(公告)日:2007-08-29

    申请号:CN200710078983.0

    申请日:2007-02-16

    CPC classification number: H01L27/0611 H01L29/7395 H01L29/8611

    Abstract: 一种半导体器件,包括:半导体衬底(1);IGBT区(IGBTREGION),其包括位于衬底(1)的第一表面上并提供沟道形成区的第一区(2),以及位于衬底(1)的第二表面上并提供集电极的第二区(3);二极管区(DIODE REGION),其包括位于第一表面上并提供阳极或阴极的第三区(4)和位于第二表面上并提供阳极或阴极的第四区(5);外围区(PERIPERY REGION),其包括位于第一表面上的第五区(6,6b-6g)和位于第二表面上的第六区(7a、7b)。第一、第三和第五区(2、4、6、6B-6g)共同且电气耦合,并且第二、第四和第六区(3、5、7a、7b)共同并电气地相互耦合。

    沟槽栅型半导体装置
    9.
    发明公开

    公开(公告)号:CN1855534A

    公开(公告)日:2006-11-01

    申请号:CN200610077712.9

    申请日:2006-04-26

    Abstract: 一种沟槽栅型半导体装置包括:第一半导体层(1,21);在第一半导体层(1,21)上的第二半导体层(2);在第二半导体层(2)上的第三半导体层(3);在第三半导体层(3)的表面部分的一部分中的第四半导体层(4);穿过第四半导体层(4)和第三半导体层(3)并到达第二半导体层(2)的沟槽(5);在沟槽(5)的内壁上的栅极绝缘薄膜(6);在沟槽(5)中栅极绝缘薄膜(6)上的栅电极(7);第一电极(8);以及第二电极(9)。沟槽(5)包括具有弯曲表面的底部(5a),弯曲表面的曲率半径等于或小于0.5μm。

Patent Agency Ranking