-
公开(公告)号：CN1574293A
公开(公告)日：2005-02-02
申请号：CN200410046218.7
申请日：2004-05-31
Applicant: 株式会社瑞萨科技
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L27/10894 , H01L27/105 , H01L27/10814 , H01L27/10897 , H01L27/11 , H01L27/1104 , H01L27/1116
Abstract: 本发明公开了一种半导体集成电路器件的制造方法和半导体集成电路器件，抑制在采用多晶硅－金属硅化物双栅结构的n沟道MISFET和p沟道MISFET的边界附近的栅极电极中杂质的相互扩散。n沟道MISFET的栅极电极(10n)和p沟道MISFET的栅极电极(10p)，由于彼此导电类型不同，因此为了防止杂质的相互扩散而使其分离，并经由在以后的工序所形成的金属布线将两者电连接。另外，在使栅极电极材料形成图形并使栅极电极(10n、10p)分离的之前的工序中，不进行大于或等于700℃的高温热处理，由此防止在栅极电极形成前的工序中杂质的相互扩散。
-
公开(公告)号：CN1620727A
公开(公告)日：2005-05-25
申请号：CN01823837.8
申请日：2001-11-30
Applicant: 株式会社瑞萨科技
IPC: H01L27/088
CPC classification number: H01L21/823462 , H01L21/82345 , H01L21/823842 , H01L21/823857 , H01L21/823878
Abstract: 本发明公开了一种半导体集成电路器件及其制造方法，在半导体衬底(1)的表面形成了硅氧化膜(9)后，用氟酸水溶液除去形成实效膜厚薄的栅极绝缘膜的区域的硅氧化膜(9)，然后，在半导体衬底(1)上形成高介电常数绝缘膜(10)，从而在半导体衬底(1)上形成包括高介电常数绝缘膜(10)和硅氧化膜(9)的叠层膜的栅极绝缘膜(12)、以及包括高介电常数绝缘膜(10)的栅极绝缘膜(11)的2种栅极绝缘膜。
-
公开(公告)号：CN1501455A
公开(公告)日：2004-06-02
申请号：CN200310103000.6
申请日：2003-10-31
Applicant: 株式会社瑞萨科技
IPC: H01L21/314 , H01L21/3105 , H01L21/283 , H01L21/336 , H01L21/8234
CPC classification number: H01L21/28185 , H01L21/28194 , H01L21/28273 , H01L21/3105 , H01L21/823857 , H01L27/105 , H01L27/11521 , H01L27/11526 , H01L29/513 , H01L29/518 , H01L2924/0002 , H01L2924/00
Abstract: 用低温处理来形成膜质量不比热氧化膜逊色的氧化膜。在除去了构成半导体晶片(2W)的衬底(2S)的有源区域上的绝缘膜后，在半导体晶片(2W)的主表面上，通过减压CVD法淀积例如氧化硅膜构成的绝缘膜(6a)。该绝缘膜(6a)是后面形成MIS·FET的栅极绝缘膜的膜。接着，对该绝缘膜(6a)在含有氧的气氛中按箭头模式的那样实施等离子体处理(氧等离子体处理)。由此，可以将CVD法形成的绝缘膜(6a)的膜质量改善为与热氧化膜形成的绝缘膜相同的膜质量。
-
公开(公告)号：CN100334732C
公开(公告)日：2007-08-29
申请号：CN01823837.8
申请日：2001-11-30
Applicant: 株式会社瑞萨科技
IPC: H01L27/088
CPC classification number: H01L21/823462 , H01L21/82345 , H01L21/823842 , H01L21/823857 , H01L21/823878
Abstract: 本发明公开了一种半导体集成电路器件及其制造方法，在半导体衬底(1)的表面形成了硅氧化膜(9)后，用氟酸水溶液除去形成实效膜厚薄的栅极绝缘膜的区域的硅氧化膜(9)，然后，在半导体衬底(1)上形成高介电常数绝缘膜(10)，从而在半导体衬底(1)上形成包括高介电常数绝缘膜(10)和硅氧化膜(9)的叠层膜的栅极绝缘膜(12)、以及包括高介电常数绝缘膜(10)的栅极绝缘膜(11)的2种栅极绝缘膜。
-
-
-
Search Results
4
records
(took 0.019 seconds)
