-
公开(公告)号：CN1620727A
公开(公告)日：2005-05-25
申请号：CN01823837.8
申请日：2001-11-30
Applicant: 株式会社瑞萨科技
IPC: H01L27/088
CPC classification number: H01L21/823462 , H01L21/82345 , H01L21/823842 , H01L21/823857 , H01L21/823878
Abstract: 本发明公开了一种半导体集成电路器件及其制造方法，在半导体衬底(1)的表面形成了硅氧化膜(9)后，用氟酸水溶液除去形成实效膜厚薄的栅极绝缘膜的区域的硅氧化膜(9)，然后，在半导体衬底(1)上形成高介电常数绝缘膜(10)，从而在半导体衬底(1)上形成包括高介电常数绝缘膜(10)和硅氧化膜(9)的叠层膜的栅极绝缘膜(12)、以及包括高介电常数绝缘膜(10)的栅极绝缘膜(11)的2种栅极绝缘膜。
-
公开(公告)号：CN101488501A
公开(公告)日：2009-07-22
申请号：CN200910000170.9
申请日：2009-01-14
Applicant: 株式会社瑞萨科技
IPC: H01L27/092 , H01L23/52 , H01L23/485
Abstract: 本发明提供一种在具有三重阱构造的半导体装置中可以提高制造成品率及产品可靠性的技术。本发明的半导体装置，在p型基板1内形成的深n型阱200内具备逆变器电路INV1，该逆变器电路INV1是由浅p型阱252内形成的n通道型场效应晶体管254n以及浅n型阱251内形成的p通道型场效应晶体管254p构成，且对于电路动作并无贡献，将浅p型阱252使用第1层配线253(M1)与基板1接线，将p通道型场效应晶体管254p的栅电极及n通道型场效应晶体管254n的栅电极使用最上层的配线255(M8)与浅n型阱251接线。
-
公开(公告)号：CN101577277A
公开(公告)日：2009-11-11
申请号：CN200910136415.0
申请日：2009-05-06
Applicant: 株式会社瑞萨科技
IPC: H01L27/06 , H01L29/772 , H01L29/06 , H01L23/522 , H01L29/861 , H01L29/41
CPC classification number: H01L21/823892 , H01L27/0629 , H01L27/0928 , H01L2224/05554
Abstract: 本发明提供一种对于具有三阱结构的半导体装置能够提高制造良率以及产品可靠性的技术。在与在p型基板Sub内所形成的深n型阱DNW0、浅p型阱PW及浅n型阱NW的形成的区域所不同的区域上形成浅p型阱PW100，使用第2层布线将在所述浅p型阱PW100内所形成的p型扩散分接头PD100、与在深n型阱DNW0内的浅n型阱NW0内所形成的p型扩散分接头PD0加以连接，并且使用第2层以上的布线将在深n型阱DNW0内所形成的nMIS200n的栅电极以及pMIS200p的栅电极、与在基板Sub内所形成的nMIS100n的漏电极以及pMIS100p的漏电极加以连接。
-
公开(公告)号：CN100334732C
公开(公告)日：2007-08-29
申请号：CN01823837.8
申请日：2001-11-30
Applicant: 株式会社瑞萨科技
IPC: H01L27/088
CPC classification number: H01L21/823462 , H01L21/82345 , H01L21/823842 , H01L21/823857 , H01L21/823878
Abstract: 本发明公开了一种半导体集成电路器件及其制造方法，在半导体衬底(1)的表面形成了硅氧化膜(9)后，用氟酸水溶液除去形成实效膜厚薄的栅极绝缘膜的区域的硅氧化膜(9)，然后，在半导体衬底(1)上形成高介电常数绝缘膜(10)，从而在半导体衬底(1)上形成包括高介电常数绝缘膜(10)和硅氧化膜(9)的叠层膜的栅极绝缘膜(12)、以及包括高介电常数绝缘膜(10)的栅极绝缘膜(11)的2种栅极绝缘膜。
-
-
-
Search Results
4
records
(took 0.018 seconds)
