公开(公告)号：CN1501455A

公开(公告)日：2004-06-02

申请号：CN200310103000.6

申请日：2003-10-31

Applicant: 株式会社瑞萨科技

Inventor： 平岩篤 ,  酒井哲 ,  石川大 ,  池田良广

IPC: H01L21/314 ,  H01L21/3105 ,  H01L21/283 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28273 ,  H01L21/3105 ,  H01L21/823857 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526 ,  H01L29/513 ,  H01L29/518 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 用低温处理来形成膜质量不比热氧化膜逊色的氧化膜。在除去了构成半导体晶片(2W)的衬底(2S)的有源区域上的绝缘膜后，在半导体晶片(2W)的主表面上，通过减压CVD法淀积例如氧化硅膜构成的绝缘膜(6a)。该绝缘膜(6a)是后面形成MIS·FET的栅极绝缘膜的膜。接着，对该绝缘膜(6a)在含有氧的气氛中按箭头模式的那样实施等离子体处理(氧等离子体处理)。由此，可以将CVD法形成的绝缘膜(6a)的膜质量改善为与热氧化膜形成的绝缘膜相同的膜质量。