公开(公告)号：CN101533829A

公开(公告)日：2009-09-16

申请号：CN200910007501.1

申请日：2009-02-11

Applicant: 株式会社瑞萨科技

Inventor： 加藤隆彦 ,  中野广 ,  赤星晴夫 ,  高田裕二 ,  须藤敬己 ,  藤原彻男 ,  菅野至 ,  庄野友陵 ,  广濑幸范

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/76

CPC classification number: H01L22/12 ,  H01L21/76843 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置、半导体装置的制造方法、半导体制造检查装置和检查装置，该半导体装置具有Cu布线，该Cu布线具有不受布线宽度的变化影响的、能够把表面缺陷降低到比能实用的级别还低的基本晶体结构。在该半导体装置中，通过确定阻挡膜和籽膜，且使晶界∑值27以下的对应(CSL)晶界占该Cu布线的全部晶界的比例(频度)为60％以上，能够把表面缺陷降低到能实用的现状级别的1/10以下。或者，在该半导体装置中，通过确定该阻挡膜和籽膜，且使晶界∑值3的对应(CSL)晶界占该Cu布线的全部晶界的比例(频度)为40％以上，能够得到同样的降低表面缺陷的效果。

公开(公告)号：CN100419978C

公开(公告)日：2008-09-17

申请号：CN98809718.4

申请日：1998-06-12

Applicant: 株式会社瑞萨科技

Inventor： 永井晃 ,  上野巧 ,  赤星晴夫 ,  江口州志 ,  荻野雅彦 ,  佐藤俊也 ,  西村朝雄 ,  安生一郎

IPC: H01L21/60 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/31

CPC classification number: H01L24/05 ,  H01L23/3157 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/02145 ,  H01L2224/0236 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05573 ,  H01L2224/13024 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/14153 ,  H01L2224/16227 ,  H01L2224/73203 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01061 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 一种半导体装置及其制造方法，该半导体装置具有：形成了集成电路的半导体元件；在该半导体元件的集成电路形成面一侧形成的多个电极焊区；通过导体层导电性地连接到该电极焊区上的外部连接用的凸点电极；以及在该集成电路形成面与该电极焊区和该凸点电极与该导体层之间形成的、粘接到这些部分上的应力缓和层，从该应力缓和层的表面起将该应力缓和层切除3分之1以上，将该应力缓和层分割为多个区域。按照本发明，能以低成本提供可靠性良好、能实现高密度安装的半导体装置。