公开(公告)号：CN101533829A

公开(公告)日：2009-09-16

申请号：CN200910007501.1

申请日：2009-02-11

Applicant: 株式会社瑞萨科技

Inventor： 加藤隆彦 ,  中野广 ,  赤星晴夫 ,  高田裕二 ,  须藤敬己 ,  藤原彻男 ,  菅野至 ,  庄野友陵 ,  广濑幸范

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/76

CPC classification number: H01L22/12 ,  H01L21/76843 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置、半导体装置的制造方法、半导体制造检查装置和检查装置，该半导体装置具有Cu布线，该Cu布线具有不受布线宽度的变化影响的、能够把表面缺陷降低到比能实用的级别还低的基本晶体结构。在该半导体装置中，通过确定阻挡膜和籽膜，且使晶界∑值27以下的对应(CSL)晶界占该Cu布线的全部晶界的比例(频度)为60％以上，能够把表面缺陷降低到能实用的现状级别的1/10以下。或者，在该半导体装置中，通过确定该阻挡膜和籽膜，且使晶界∑值3的对应(CSL)晶界占该Cu布线的全部晶界的比例(频度)为40％以上，能够得到同样的降低表面缺陷的效果。

公开(公告)号：CN1964017A

公开(公告)日：2007-05-16

申请号：CN200610146319.0

申请日：2006-11-10

Applicant: 株式会社瑞萨科技

Inventor： 平野真也 ,  须藤敬己 ,  今泉铁德 ,  吉田育弘

IPC: H01L21/768 ,  H01L21/321

CPC classification number: H01L21/2885 ,  H01L21/02068 ,  H01L21/321 ,  H01L21/76877 ,  H01L21/76883

Abstract: 本发明提供不需复杂的工序，以低成本即可充分抑制Cu膜缺陷产生的Cu布线形成方法。本发明的Cu布线形成方法包括通过镀敷在晶片上形成Cu膜的工序，进行了上述镀敷之后、在上述Cu膜表面进行防腐剂处理的工序，进行了上述防腐剂处理之后、对上述Cu膜退火的工序。还可以在进行了上述镀敷之后，将上述晶片保管在非氧化环境中。