半导体器件
    1.
    发明公开

    公开(公告)号:CN101097930A

    公开(公告)日:2008-01-02

    申请号:CN200710128773.8

    申请日:2004-01-15

    Abstract: 本发明的课题是得到能恰当地避免隔离耐压的降低而又没有结电容的增加等的弊端的半导体器件及其制造方法。通过形成凹部(14)预先使硅层(3)薄膜化以后,形成杂质导入区(11)。从而,在位于元件隔离绝缘膜(5)的底面与BOX层(2)的上表面之间的部分的p型硅层(3)内,由于未注入n型杂质,能避免隔离耐压降低。而且,由于杂质导入区(11)抵达BOX层(2)的上表面而形成,所以也不会增加源、漏区(12)的结电容。

    半导体器件
    4.
    发明公开

    公开(公告)号:CN101097929A

    公开(公告)日:2008-01-02

    申请号:CN200710128772.3

    申请日:2004-01-15

    Abstract: 本发明的课题是得到能恰当地避免隔离耐压的降低而又没有结电容的增加等的弊端的半导体器件及其制造方法。通过形成凹部(14)预先使硅层(3)薄膜化以后,形成杂质导入区(11)。从而,在位于元件隔离绝缘膜(5)的底面与BOX层(2)的上表面之间的部分的p型硅层(3)内,由于未注入n型杂质,能避免隔离耐压降低。而且,由于杂质导入区(11)抵达BOX层(2)的上表面而形成,所以也不会增加源、漏区(12)的结电容。

    半导体装置及其制造方法

    公开(公告)号:CN1741277A

    公开(公告)日:2006-03-01

    申请号:CN200510097641.4

    申请日:2005-08-29

    CPC classification number: H01L27/1203 H01L21/84

    Abstract: 本发明的课题是:在具有主体接触的SOI器件中,使主体接触和主体区之间具有所要的电阻值,并且,抑制该电阻值的离散。在SOI层(3)中与接触(61)连接的部分(即,元件分离绝缘膜(41)下面),不形成杂质浓度高的P+区,而使SOI层(3)与主体接触(61)实现肖特基结。此外,在主体接触(61)的表面形成势垒金属(61a),在主体接触(61)和SOI层(3)之间形成由势垒金属(61a)和SOI层(3)起反应形成的硅化物(70)。

    半导体装置的制造方法
    8.
    发明授权

    公开(公告)号:CN1311539C

    公开(公告)日:2007-04-18

    申请号:CN200410090539.7

    申请日:2004-11-05

    CPC classification number: H01L29/66772 H01L21/3226 H01L21/76283

    Abstract: 由氧化硅衬底(1)和硅膜(2)形成SOI衬底。硅膜(2)的表面被氧化而形成氧化硅膜(3)。在该氧化硅膜(3)上依次形成多晶硅(4)和氮化硅膜(5)。然后,沟槽(7)形成于区域(R1)上。在沟槽(7)内埋入绝缘材料即氧化硅膜(13)。从而防止半导体器件的性能与可靠性因金属污染物质而降低的情形。

    半导体装置的制造方法
    10.
    发明公开

    公开(公告)号:CN1614762A

    公开(公告)日:2005-05-11

    申请号:CN200410090539.7

    申请日:2004-11-05

    CPC classification number: H01L29/66772 H01L21/3226 H01L21/76283

    Abstract: 由氧化硅衬底(1)和硅膜(2)形成SOI衬底。硅膜(2)的表面被氧化而形成硅氧化膜(3)。在该硅氧化膜(3)上依次形成多晶硅(4)和硅氮化膜(5)。然后,沟槽(7)形成于区域(R1)上。在沟槽(7)内埋入绝缘材料即硅氧化膜(13)。从而防止半导体器件的性能与可靠性因金属污染物质而降低的情形。

Patent Agency Ranking