-
公开(公告)号:CN101877366B
公开(公告)日:2016-05-11
申请号:CN201010171623.7
申请日:2010-04-28
Applicant: 株式会社半导体能源研究所
IPC: H01L31/0224 , H01L31/0296
CPC classification number: H01L31/022425 , H01L31/02008 , H01L31/028 , H01L31/0296 , H01L31/068 , H01L31/075 , Y02E10/50
Abstract: 本发明涉及一种有关半导体装置的电极或具有接合工序的半导体装置的制造方法,本发明要解决的问题是(1)由于使用Al电极而使半导体装置具有高电阻;(2)Al与Si会形成合金;(3)利用溅射法形成的膜具有高电阻;(4)在接合工序中,若接合面的凹凸较大则发生接合不良。本发明的一种方式是一种半导体装置,包括:金属衬底或形成有金属膜的衬底;利用热压合法与金属衬底或金属膜接合的金属衬底或金属膜上的铜(Cu)镀膜;Cu镀膜上的阻挡膜;阻挡膜上的单晶硅膜;单晶硅膜上的电极层。
-
公开(公告)号:CN102822978B
公开(公告)日:2015-07-22
申请号:CN201180013664.6
申请日:2011-02-15
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/768 , H01L21/8242 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115 , H01L29/788 , H01L29/792 , G11C11/401 , H01L21/336
CPC classification number: H01L27/1225 , H01L27/124
Abstract: 一种半导体装置,包括:埋入在绝缘层中的布线;绝缘层上的氧化物半导体层;与氧化物半导体层电连接的源电极及漏电极;与氧化物半导体层重叠地设置的栅电极;以及设置在氧化物半导体层和栅电极之间的栅极绝缘层。将绝缘层形成为使布线的顶面的一部分露出,布线的顶面的一部分的位置高于绝缘层的表面的一部分的位置,且该布线在从绝缘层露出的区域中,与源电极或漏电极电连接。作为绝缘层表面的一部分并与氧化物半导体层接触的区域的均方根粗糙度为1nm以下。
-
公开(公告)号:CN101427608A
公开(公告)日:2009-05-06
申请号:CN200780014616.2
申请日:2007-05-28
Applicant: 株式会社半导体能源研究所
Inventor: 藤井照幸
CPC classification number: H01L27/3246 , H01L27/3283 , H01L51/56
Abstract: 本发明涉及提供一种以低成本制造的具有良好再现性的半导体器件。一种半导体器件的制造方法包括步骤:在基板上方形成第一电极;在所述基板和所述第一电极上方形成绝缘层;将模具压向所述绝缘层以在所述绝缘层中形成开口;使所述模具与形成所述开口的所述绝缘层分离;硬化形成所述开口的所述绝缘层以形成分隔壁;在所述第一电极和所述分隔壁上方形成发光层;和在所述发光层上方形成第二电极。该绝缘层包含热塑性树脂材料或光可固化树脂材料。分隔壁具有20至50°的截面锥角,且圆化其顶部和底部的边缘。
-
公开(公告)号:CN101427608B
公开(公告)日:2013-03-27
申请号:CN200780014616.2
申请日:2007-05-28
Applicant: 株式会社半导体能源研究所
Inventor: 藤井照幸
CPC classification number: H01L27/3246 , H01L27/3283 , H01L51/56
Abstract: 本发明涉及提供一种以低成本制造的具有良好再现性的半导体器件。一种半导体器件的制造方法包括步骤:在基板上方形成第一电极;在所述基板和所述第一电极上方形成绝缘层;将模具压向所述绝缘层以在所述绝缘层中形成开口;使所述模具与形成所述开口的所述绝缘层分离;硬化形成所述开口的所述绝缘层以形成分隔壁;在所述第一电极和所述分隔壁上方形成发光层;和在所述发光层上方形成第二电极。该绝缘层包含热塑性树脂材料或光可固化树脂材料。分隔壁具有20至50°的截面锥角,且圆化其顶部和底部的边缘。
-
公开(公告)号:CN102822978A
公开(公告)日:2012-12-12
申请号:CN201180013664.6
申请日:2011-02-15
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/768 , H01L21/8242 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115 , H01L29/788 , H01L29/792 , G11C11/401 , H01L21/336
CPC classification number: H01L27/1225 , H01L27/124
Abstract: 一种半导体装置,包括:埋入在绝缘层中的布线;绝缘层上的氧化物半导体层;与氧化物半导体层电连接的源电极及漏电极;与氧化物半导体层重叠地设置的栅电极;以及设置在氧化物半导体层和栅电极之间的栅极绝缘层。将绝缘层形成为使布线的顶面的一部分露出,布线的顶面的一部分的位置高于绝缘层的表面的一部分的位置,且该布线在从绝缘层露出的区域中,与源电极或漏电极电连接。作为绝缘层表面的一部分并与氧化物半导体层接触的区域的均方根粗糙度为1nm以下。
-
公开(公告)号:CN101694836A
公开(公告)日:2010-04-14
申请号:CN200910211867.0
申请日:2005-11-29
Applicant: 株式会社半导体能源研究所
IPC: H01L21/768 , H01L23/52
CPC classification number: H01L27/124 , C23F1/20 , C23F1/26 , G02F1/136227 , G02F2001/13629 , H01L21/32134 , H01L21/32136 , H01L21/76838 , H01L21/76885
Abstract: 本发明的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中,包含步骤:形成连接到元件的第一导电层并在该导电层上形成第二导电层;在该第二导电层上形成抗蚀剂掩模;使用该掩模进行干法蚀刻处理该第二导电层;并使用剩下的掩模进行湿法蚀刻来处理该第一导电层,其中在该干法蚀刻中,第二导电层的蚀刻速率高于第一导电层的蚀刻速率,且其中在该湿法蚀刻中,第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。
-
公开(公告)号:CN1765156A
公开(公告)日:2006-04-26
申请号:CN200480007898.X
申请日:2004-01-14
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/3251 , G06F1/1637 , G09G3/3225 , G09G2300/08 , G09G2320/0626 , G09G2380/14 , H01L25/0753 , H01L27/156 , H01L27/3246 , H01L27/3267 , H01L31/0232 , H01L33/08 , H01L33/44 , H01L33/502 , H01L33/60 , H01L51/0011 , H01L51/5012 , H01L51/5237 , H01L51/5246 , H01L51/5253 , H01L51/5262 , H01L2251/558 , H01L2924/0002 , Y10T428/24942 , H01L2924/00
Abstract: 将1个像素划分为具有第1发光元件的第1区域和具有第2发光元件的第2区域,将第1区域定为从一个方向射出的区域,将第2区域定为与第1区域的相反方向射出的区域。通过分别独立地驱动上述像素的第1发光元件和第2发光元件,可在表面上独立地显示图像。
-
公开(公告)号:CN111615743A
公开(公告)日:2020-09-01
申请号:CN201980008975.X
申请日:2019-01-11
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L29/786 , H01L29/788 , H01L29/792
Abstract: 提供一种通态电流大且可靠性良好的半导体装置。本发明的一个方式是一种半导体装置,包括第一绝缘体、第一绝缘体上的第二绝缘体及第一导电体、第二绝缘体上的第三绝缘体、第一导电体上、第二绝缘体上及第三绝缘体上的第四绝缘体、第四绝缘体上的第五绝缘体、第五绝缘体上的第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第二导电体及第三导电体、第二导电体上的第六绝缘体、第三导电体上的第七绝缘体、第二氧化物上的第三氧化物、第三氧化物上的第八绝缘体、位于第八绝缘体上且与第二氧化物重叠的第四导电体、位于第八绝缘体上且覆盖第四导电体的第九绝缘体以及第九绝缘体上的第十绝缘体,第二绝缘体与第一导电体的侧面接触,第十绝缘体与第四绝缘体接触。
-
公开(公告)号:CN101694836B
公开(公告)日:2012-10-31
申请号:CN200910211867.0
申请日:2005-11-29
Applicant: 株式会社半导体能源研究所
IPC: H01L21/768 , H01L23/52
CPC classification number: H01L27/124 , C23F1/20 , C23F1/26 , G02F1/136227 , G02F2001/13629 , H01L21/32134 , H01L21/32136 , H01L21/76838 , H01L21/76885
Abstract: 本发明的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中,包含步骤:形成连接到元件的第一导电层并在该导电层上形成第二导电层;在该第二导电层上形成抗蚀剂掩模;使用该掩模进行干法蚀刻处理该第二导电层;并使用剩下的掩模进行湿法蚀刻来处理该第一导电层,其中在该干法蚀刻中,第二导电层的蚀刻速率高于第一导电层的蚀刻速率,且其中在该湿法蚀刻中,第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。
-
公开(公告)号:CN101455121B
公开(公告)日:2012-06-27
申请号:CN200780019566.7
申请日:2007-05-30
Applicant: 株式会社半导体能源研究所
Inventor: 藤井照幸
IPC: H01L51/56
CPC classification number: H01L27/3246 , H01L27/1248 , H01L27/3283 , H01L29/458 , H01L51/56
Abstract: 本发明的目的在于提供一种在低成本下制造的具有优异可重复性的半导体器件。用于制造半导体器件的方法包括以下步骤,在衬底上方形成第一电极;在衬底和第一电极上方形成绝缘层;将模子压在绝缘层上以在绝缘层中形成开口;将模子从其中形成了开口的绝缘层上分开;将其中形成了开口的绝缘层硬化从而形成隔墙;在第一电极和隔墙上方形成发光层;以及在发光层上方形成第二电极。作为形成隔墙的方法,使用纳米压印。绝缘层含有聚硅烷。氧化硅膜形成的隔墙通过UV光照射和加热形成。
-
-
-
-
-
-
-
-
-