-
公开(公告)号：CN110911379A
公开(公告)日：2020-03-24
申请号：CN201811539694.0
申请日：2018-12-17
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L23/498 , H01L23/482 , H01L25/18
Abstract: 本发明的实施方式提供电感较低的端子板以及半导体装置。实施方式的端子板具备：第一端子部、第二端子部、设于第一端子部以及第二端子部的斜上方的第一布线部、设于第一端子部与第一布线部之间并将第一端子部与第一布线部连接的第一连接部、设于第二端子部与第一布线部之间并将第二端子部与第一布线部连接的第二连接部、设于第一端子部以及第二端子部的斜上方的第二布线部、设于第一端子部与第二布线部之间并将第一端子部与第二布线部连接的第三连接部、设于第二端子部与第二布线部之间并将第二端子部与第二布线部的第四连接部、以及设于第二布线部的上方并连接于第二布线部且具有孔的第三端子部。
-
公开(公告)号：CN111725189B
公开(公告)日：2024-02-02
申请号：CN201910536336.2
申请日：2019-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种半导体装置，具备：主基板；第1、第2基板；设置在第1基板上的具有第1～3平面部的第1～3电极部件；具有第1和第2电极的第1半导体元件；具有第3和第4电极的第2半导体元件；将第2电极与第2电极部件电连接的第1布线；将第4电极与第3电极部件电连接的第2布线；设置在第2基板上的具有第4～6平面部的第4～6电极部件；具有第5和第6电极的第3半导体元件；具有第7和第8电极的第4半导体元件；将第6电极与第5电极部件电连接的第3布线；将第8电极与第6电极部件电连接的第4布线；与第1、第4平面部、直流电源连接的第1端子板；与第2、第5平面部连接的第2端子板；与第3、第6平面部、直流电源连接的第3端子板。
-
公开(公告)号：CN101447525B
公开(公告)日：2010-12-15
申请号：CN200810178612.4
申请日：2008-11-21
Applicant: 株式会社东芝
Inventor： 松山宏
IPC: H01L31/12 , H01L31/0203
CPC classification number: H03K17/941 , H03K2217/94104
Abstract: 本发明提供一种斩波器，在将发光元件(13)及受光元件(14)埋设在U字形状的模制部件(20)内的透过型的斩波器(1)中，通过使光的一部分透过并吸收剩余部分的半透明的树脂材料来形成模制部件(20)。另外，在模制部件(20)中的存在于主光路L上的区域形成有凹部(25)及(26)。由此，能够通过一次模制制作模制部件(20)，并且，能够使主光路L的光耦合效率高于周边光路的光耦合效率。
-
公开(公告)号：CN101447525A
公开(公告)日：2009-06-03
申请号：CN200810178612.4
申请日：2008-11-21
Applicant: 株式会社东芝
Inventor： 松山宏
IPC: H01L31/12 , H01L31/0203
CPC classification number: H03K17/941 , H03K2217/94104
Abstract: 本发明提供一种斩波器，在将发光元件(13)及受光元件(14)埋设在U字形状的模制部件(20)内的透过型的斩波器(1)中，通过使光的一部分透过并吸收剩余部分的半透明的树脂材料来形成模制部件(20)。另外，在模制部件(20)中的存在于主光路L上的区域形成有凹部(25)及(26)。由此，能够通过一次模制制作模制部件(20)，并且，能够使主光路L的光耦合效率高于周边光路的光耦合效率。
-
公开(公告)号：CN107195622A
公开(公告)日：2017-09-22
申请号：CN201610808379.8
申请日：2016-09-07
Applicant: 株式会社东芝
CPC classification number: H01L23/49562 , H01L23/3121 , H01L23/3735 , H01L23/492 , H01L23/4952 , H01L23/49811 , H01L23/49844 , H01L23/535 , H01L27/0629 , H01L25/072 , H01L23/48
Abstract: 根据一个实施方式，半导体装置具有基板、第1导电层、第2导电层、第1半导体芯片、第2半导体芯片、第1金属部件、第2金属部件、以及金属板。第1半导体芯片以及第2半导体芯片设置在第1导电层上。第1金属部件经由第1连接部设置在第1半导体芯片上。第2金属部件经由第2连接部设置在第2半导体芯片上。金属板具有经由第3连接部设置在第1金属部件上的部分、以及经由第4连接部设置在第2金属部件上的部分。金属板与第1金属部件、第2金属部件、以及第2导电层连接。
-
Patent Agency Ranking
公开(公告)号：CN107170732A
公开(公告)日：2017-09-15
申请号：CN201610811120.9
申请日：2016-09-08
Applicant: 株式会社东芝
Inventor： 松山宏
CPC classification number: H01L23/49541 , H01L23/15 , H01L23/3672 , H01L23/3731 , H01L23/495 , H01L23/49503 , H01L23/49838 , H01L23/49844 , H01L24/01 , H01L24/05 , H01L24/06 , H01L24/09 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/18 , H01L2224/05552 , H01L2224/05554 , H01L2224/05624 , H01L2224/0603 , H01L2224/06181 , H01L2224/29101 , H01L2224/32157 , H01L2224/32225 , H01L2224/48137 , H01L2224/48159 , H01L2224/48227 , H01L2224/49111 , H01L2224/49113 , H01L2224/4917 , H01L2224/73265 , H01L2924/00014 , H01L2924/30105 , H01L2924/30107 , H01L2224/45099 , H01L2924/014 , H01L2924/00012 , H01L25/072 , H01L23/642 , H01L23/645
Abstract: 根据一个实施方式，半导体装置具有基板、第1导电层、第1半导体芯片、第2半导体芯片、第2导电层、以及第3导电层。第1导电层具有第1导电部与第2导电部。第1半导体芯片具有第1电极、第2电极、以及第3电极。第1电极与第1导电部连接。第2半导体芯片具有第4电极与第5电极。第4电极与第2导电部连接。第2导电层具有第1连接部与第2连接部。第1连接部与第2电极连接。第2连接部与第5电极连接。第2导电层在第1连接部与第2连接部之间具有间隙。第3导电层与第3电极连接。
-
公开(公告)号：CN106158821A
公开(公告)日：2016-11-23
申请号：CN201510097890.7
申请日：2015-03-05
Applicant: 株式会社东芝
Inventor： 松山宏
IPC: H01L23/522
Abstract: 根据一个实施例，一种半导体模块包含：衬底；第一互连层，设置于所述衬底上；多个第一半导体元件，设置于所述第一互连层上，所述多个第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述第一互连层；多个第一整流元件，设置于所述第一互连层上，所述多个第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述第一互连层；以及第二互连层，设置于所述衬底上，且所述第二互连层电连接到所述第一电极及所述第四电极；其中所述第二互连层在所述第二互连层的表面上包含凹凸结构，或所述第一互连层在所述第一互连层的表面上包含凹凸结构。
-
公开(公告)号：CN111725189A
公开(公告)日：2020-09-29
申请号：CN201910536336.2
申请日：2019-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种半导体装置，具备：主基板；第1、第2基板；设置在第1基板上的具有第1～3平面部的第1～3电极部件；具有第1和第2电极的第1半导体元件；具有第3和第4电极的第2半导体元件；将第2电极与第2电极部件电连接的第1布线；将第4电极与第3电极部件电连接的第2布线；设置在第2基板上的具有第4～6平面部的第4～6电极部件；具有第5和第6电极的第3半导体元件；具有第7和第8电极的第4半导体元件；将第6电极与第5电极部件电连接的第3布线；将第8电极与第6电极部件电连接的第4布线；与第1、第4平面部、直流电源连接的第1端子板；与第2、第5平面部连接的第2端子板；与第3、第6平面部、直流电源连接的第3端子板。
-
公开(公告)号：CN104916630A
公开(公告)日：2015-09-16
申请号：CN201410450064.1
申请日：2014-09-05
Applicant: 株式会社东芝
Inventor： 松山宏
IPC: H01L25/18
CPC classification number: H01L25/18 , H01L23/49838 , H01L23/5386 , H01L23/552 , H01L24/48 , H01L24/49 , H01L25/065 , H01L2224/451 , H01L2224/48195 , H01L2224/48227 , H01L2224/48265 , H01L2224/49111 , H01L2224/49113 , H01L2224/4917 , H01L2224/49171 , H01L2224/49175 , H01L2224/49179 , H01L2924/00014 , H01L2924/1203 , H01L2924/13055 , H01L2924/13091 , H01L2924/19043 , H01L2924/19105 , H01L2924/19107 , H01L2924/30105 , H01L2924/30107 , H01L2224/45099 , H01L2924/00
Abstract: 实施方式的功率半导体模块具备：基板；第1布线层，设置于所述基板上；多个半导体元件，设置于所述第1布线层上，分别具有第1电极、第2电极和第3电极，所述第2电极与所述第1布线层电连接；以及整流元件，设置于所述第1布线层上，具有与所述第1布线层电连接的第5电极、和与所述第1电极电连接的第4电极。
-
公开(公告)号：CN110911379B
公开(公告)日：2023-11-03
申请号：CN201811539694.0
申请日：2018-12-17
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L23/498 , H01L23/482 , H01L25/18
Abstract: 本发明的实施方式提供电感较低的端子板以及半导体装置。实施方式的端子板具备：第一端子部、第二端子部、设于第一端子部以及第二端子部的斜上方的第一布线部、设于第一端子部与第一布线部之间并将第一端子部与第一布线部连接的第一连接部、设于第二端子部与第一布线部之间并将第二端子部与第一布线部连接的第二连接部、设于第一端子部以及第二端子部的斜上方的第二布线部、设于第一端子部与第二布线部之间并将第一端子部与第二布线部连接的第三连接部、设于第二端子部与第二布线部之间并将第二端子部与第二布线部的第四连接部、以及设于第二布线部的上方并连接于第二布线部且具有孔的第三端子部。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.016 seconds)
