-
公开(公告)号：CN104916320A
公开(公告)日：2015-09-16
申请号：CN201410453781.X
申请日：2014-09-05
Applicant: 株式会社东芝
IPC: G11C16/06 , H01L27/115
CPC classification number: G11C16/14 , G11C11/5635 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/3445 , G11C29/42 , H01L27/1157 , H01L27/11582
Abstract: 本发明提供一种能够提高动作可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括对第一存储单元至第四存储单元统一进行删除动作的控制部，控制部在进行删除动作时，将第一电压施加给第一字线，将比第一电压高的第二电压施加给第二字线，将第三电压施加给第三字线，将比第三电压高的第四电压施加给第四字线，并且所述第三电压比所述第二电压高。
-
公开(公告)号：CN104200840A
公开(公告)日：2014-12-10
申请号：CN201410339871.6
申请日：2002-12-19
Applicant: 株式会社东芝
CPC classification number: G11C16/3459 , G06F3/0659 , G06F12/0246 , G11C7/065 , G11C7/1006 , G11C7/1051 , G11C7/106 , G11C7/1063 , G11C16/06 , G11C16/08 , G11C16/10 , G11C16/26 , G11C2207/104 , G11C2216/14
Abstract: 本发明提供一种半导体集成电路，在NAND单元型EEPROM中，在数据写入动作中并行执行写入数据输入动作，使得整个数据写入顺序所需时间缩短。其中，具有在动作结束后在将该动作的成功/失败结果保持于芯片内的第1动作及第2动作，在第1动作和第2动作连续进行时，具有在第1和第2动作结束后把第1动作和第2动作这两者的成功/失败结果输出的动作。
-
公开(公告)号：CN1238901C
公开(公告)日：2006-01-25
申请号：CN01120869.4
申请日：2001-06-08
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L29/78 , G11C11/34 , G11C11/407
CPC classification number: G11C8/10 , G11C16/0483 , G11C16/08 , G11C16/3459 , H01L27/115
Abstract: 半导体存储装置具备：把存储器单元排列成矩阵的存储器单元阵列；在选择上述存储器单元阵列的字线的同时，向字线传送电压的行译码器电路。上述行译码器电路具备：第1导电类型的多个第1晶体管，其电流通路的一端被分别直接连接在各条字线上；第2导电类型的第2晶体管，和第1导电类型极性相反，在向选择出的字线传送电压的动作时，向被连接在选择出的字线上的上述第1晶体管的栅极传送电压。向上述选择出的字线的电压传送只用第1导电类型的第1晶体管进行。
-
公开(公告)号：CN1124618C
公开(公告)日：2003-10-15
申请号：CN00108883.1
申请日：2000-03-31
Applicant: 株式会社东芝
CPC classification number: G11C16/3445 , G11C16/0483 , G11C16/16 , G11C16/344
Abstract: 存储单元阵列被分成左单元阵列1L和右单元阵列1R。各单元阵列包括多个存储块。数据擦除是由擦除控制电路8根据输入指令寄存器4的擦除指令标记和输入地址寄存器5的地址顺序控制的。对于左、右单元阵列1L和1R的选择存储块进行批量擦除。在数据擦除之后，同时对左、右单元阵列1L和1R并行地检索擦除存储块，进行验证操作。由此，在数据擦除之后为验证操作进行的检索选择存储块所需的时间缩短了，这样进行整个数据擦除的时间就缩短了。
-
公开(公告)号：CN1397955A
公开(公告)日：2003-02-19
申请号：CN02126251.9
申请日：2002-07-17
Applicant: 株式会社东芝
IPC: G11C11/409 , G11C16/06 , G11C7/00
CPC classification number: G11C16/105 , G11C7/1006 , G11C7/1021 , G11C16/0483 , G11C16/06 , G11C16/10 , G11C16/102 , G11C16/3431 , H01L27/115
Abstract: 一种具有页复制功能的半导体存储装置，用读出/锁存电路读出并锁存从对应于复制源的页地址的存储单元阵列的一页部分的存储单元中读出的数据。该读出/锁存电路有多个锁存电路，这些锁存电路利用列地址进行地址指定。改写用的数据被供给用列地址进行了地址指定的锁存电路，改写用的数据被锁存在该被进行了地址指定的锁存电路中，进行数据的改写。数据改写后的一页部分的数据被写入与复制方的页地址对应的存储单元阵列内的页中。
-
Patent Agency Ranking
公开(公告)号：CN1270394A
公开(公告)日：2000-10-18
申请号：CN00108883.1
申请日：2000-03-31
Applicant: 株式会社东芝
CPC classification number: G11C16/3445 , G11C16/0483 , G11C16/16 , G11C16/344
Abstract: 存储单元阵列被分成左单元阵列1L和右单元阵列1R。各单元阵列包括多个存储块。数据擦除是由擦除控制电路8根据输入指令寄存器4的擦除指令标记和输入地址寄存器5的地址顺序控制的。对于左、右单元阵列1L和1R的选择存储块进行批量擦除。在数据擦除之后,同时对左、右单元阵列1L和1R并行地检索擦除存储块,进行验证操作。由此,在数据擦除之后为验证操作进行的检索选择存储块所需的时间缩短了,这样进行整个数据擦除的时间就缩短了。
-
公开(公告)号：CN1126373A
公开(公告)日：1996-07-10
申请号：CN95117371.5
申请日：1995-09-29
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L27/105
CPC classification number: G11C16/3413 , G11C16/10 , G11C16/16 , G11C16/3404
Abstract: 一种非易失性半导体存储装置及其过写入补救方法，在过写入核实时，当从已选出的存储器单元(MC1-MCn)读出数据，位线电位就相应于此数据而变化。若使晶体管(Q1)导通，则与位线(BL1)的数据相应地固定闭锁电路(LT)。根据该闭锁电路(LT)的状态，当有过写入状态的存储器单元的情况下，将选择出的存储器单元的数据闭锁在闭锁电路(LT)中，消去1页的数据。此后，用闭锁在闭锁电路(LT)中的数据，进行通常的写入动作。
-
公开(公告)号：CN100587845C
公开(公告)日：2010-02-03
申请号：CN200510126864.9
申请日：2001-06-08
Applicant: 株式会社东芝
IPC: G11C16/06 , H01L27/115 , H01L29/78
Abstract: 半导体存储装置具备：把存储器单元排列成矩阵的存储器单元阵列；在选择上述存储器单元阵列的字线的同时，向字线传送电压的行译码器电路。上述行译码器电路具备：第1导电类型的多个第1晶体管，其电流通路的一端被分别直接连接在各条字线上；第2导电类型的第2晶体管，和第1导电类型极性相反，在向选择出的字线传送电压的动作时，向被连接在选择出的字线上的上述第1晶体管的栅极传送电压。向上述选择出的字线的电压传送只用第1导电类型的第1晶体管进行。
-
公开(公告)号：CN1805051A
公开(公告)日：2006-07-19
申请号：CN200510126866.8
申请日：2002-06-28
Applicant: 株式会社东芝
CPC classification number: G11C16/04 , G11C5/143 , G11C7/1006 , G11C7/1051 , G11C7/1063 , G11C7/1072 , G11C7/1078 , G11C7/20 , G11C7/22 , G11C16/20
Abstract: 本发明的目的是提供一种半导体存储器件，其特征在于包括输出设置在封装内的存储器芯片的忙状态的忙状态输出专用焊盘，在上述存储器芯片处于忙状态的情况下上述焊盘被设定为第1电压，在上述存储器芯片处于就绪状态的情况下上述焊盘被设定为第2电压，将上述焊盘设定为第2电压的装置被设置在上述存储器芯片内。根据本发明的半导体存储器件，能够避免在一个封装内安装了多个存储器芯片的情况下出现忙信号在总线上发生冲突而导致误动作。
-
公开(公告)号：CN1123889C
公开(公告)日：2003-10-08
申请号：CN98126572.3
申请日：1995-09-29
Applicant: 株式会社东芝
CPC classification number: G11C16/3413 , G11C16/10 , G11C16/16 , G11C16/3404
Abstract: 一种非易失性半导体存储器件及其过写入补救方法，在过写入核实时，当从已选出的存储器单元(MC1-MCn)读出数据，位线电位就相应于此数据而变化。若使晶体管(Q1)导通，则与位线(BL1)的数据相应地固定锁存电路(LT)。根据该锁存电路(LT)的状态，当有过写入状态的存储器单元的情况下，将选择出的存储器单元的数据锁存在锁存电路(LT)中，消去1页的数据。此后，用锁存在锁存电路(LT)中的数据，进行通常的写入动作。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.029 seconds)
