-
公开(公告)号：CN118069576A
公开(公告)日：2024-05-24
申请号：CN202410205876.3
申请日：2024-02-26
Applicant: 无锡先进技术研究院
Abstract: 本发明提供一种基于PCIE设备的IO地址映射方法、装置，用于解决现有的IO地址映射方法没有针对不同的PICE设备进行区分，不方便软件对表项进行管理，且软硬件开销大的问题。本发明方法包括：获取PCIE设备的DMA请求；根据DMA请求所携带设备虚地址DVA和设备ID，利用地址代换模块读取主存中预先布置的设备表和页表，根据读取的表项进行一系列的地址代换，得到物理页面地址PA；根据物理页面地址PA转发PCIE设备的DMA请求，访问主存空间。本发明能够对不同的PCIE设备进行地址映射，本发明根据物理页面粒度的不同，支持不同级数的代换，可以极大的降低软件布置表项开销和硬件代换开销。
-
公开(公告)号：CN115563031A
公开(公告)日：2023-01-03
申请号：CN202211259393.9
申请日：2022-10-14
Applicant: 无锡先进技术研究院
IPC: G06F12/0862
Abstract: 本发明公开了指令高速缓存的预取控制方法、装置和芯片，包括；获取请求访问的物理地址，根据请求访问的物理地址查询指令高速缓存中对应当前数据块命中情况；如果当前数据块未命中，则查询其下设定个数的数据块的命中情况；如果其下设定个数的数据块同样也都没有命中则触发预取装填流程；如果其下设定个数的数据块命中则触发普通装填流程。本发明提供一种ICache预取结构，在取指阶段会提前判断当前指令的下设定条指令的存储状态，根据当前状态一次性读取多条指令并装入指令高速缓存。采用上述ICache设计思想与方法可以实现在不改变一般指令高速缓存行Cacheline结构的前提下实现对多路组相联结构ICache的预取功能，从而提高ICache的命中率，提升处理器性能。
-
公开(公告)号：CN119513001A
公开(公告)日：2025-02-25
申请号：CN202411624560.4
申请日：2024-11-14
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了一种基于CXL协议的PCIe接口与直连接口复用通信方法及系统，所述方法包括：读取工作模式选择寄存器的值；响应于所述工作模式选择寄存器的值指示为PCIe接口模式，退出复位状态后进入PCIe接口模式，通过外接PCIe设备进行通信；响应于所述工作模式选择寄存器的值指示为CXL直连接口模式，基于物理层PHY分别配置系统的耦合方式、参考时钟、接收端检测和控制器的低延迟特性，通过自定义直连包进行Die‑to‑Die通信。通过将PCIe接口与CXL直连接口合二为一，大大提高了系统的硬件资源利用率，系统可以根据实际需求在两种模式间自由切换。
-
公开(公告)号：CN117590920A
公开(公告)日：2024-02-23
申请号：CN202311619820.4
申请日：2023-11-29
Applicant: 无锡先进技术研究院
Abstract: 本发明涉及一种PCIE设备热复位方法、PIU端、RC端、服务端和系统，属于PCIe设备热复位技术领域，将来自PIU的中断请求作为服务端配置热复位的时机，当服务端中断处理完成后，生成第一热复位信号，PIU端根据接收到的第一热复位信号进行PCIE通信处理，并根据PCIE通信处理进程判断是否让RC进行热复位处理，避免了当前软件在收到热复位的请求后，直接开始热复位，解决了当前PCIe设备的热复位会出现各类请求、响应丢失的问题。
-
公开(公告)号：CN115237482A
公开(公告)日：2022-10-25
申请号：CN202210966944.9
申请日：2022-08-11
Applicant: 无锡先进技术研究院
IPC: G06F9/4401 , G06F1/24
Abstract: 本发明涉及微电子技术领域，具体涉及一种基于RISC‑V的SOC开工启动方法，包括以下步骤：通过设置芯片引脚电平设置启动模式；将ZSBL程序存储于BootRom中，芯片上电复位后执行ZSBL程序；ZSBL程序执行打通SPI控制器，并根据启动模式，从SPI SD Card或SPI FLASH将FSBL程序搬运至ITIM；跳转至ITIM执行FSBL程序；FSBL程序执行配置PLL升频、撤销DDR控制器复位并进行DDR存控训练，而后将BBL及OS搬运至DDR中；跳转至DDR中的BBL程序及OS程序，即完成系统的启动。本发明的有益效果包括：借助ITIM进行开工启动流程，提高SOC开工启动的效率。
-
Patent Agency Ranking
公开(公告)号：CN117520038A
公开(公告)日：2024-02-06
申请号：CN202311581867.6
申请日：2023-11-24
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了处理器设计领域的一种超标量的低功耗处理器中处理异常和中断的方法及装置，旨在解决超标量的低功耗处理器正确处理异常和中断的问题。其包括：对同时发生的多个异常和中断进行仲裁、确定中断和异常的断点、根据断点情况清除流水线中的指令、登记异常或中断相关信息和返回地址、断点指令退休、异常中断嵌套处理。本发明能够用较简单的机制正确处理超标量处理器中产生的异常和中断。
-
公开(公告)号：CN117076362A
公开(公告)日：2023-11-17
申请号：CN202311066793.2
申请日：2023-08-23
Applicant: 无锡先进技术研究院
IPC: G06F13/40 , G06F12/1009
Abstract: 本发明公开一种硬件重排序方法、装置及数字时序电路，该方法包括：获取AXI请求包；将所述AXI请求包转换成若干TileLink飞行包，并为每一个所述TileLink飞行包分配一TileLink飞行包ID；在硬件时序节拍下，建立所述AXI请求包的查找表；所述查找表包括：表征若干所述TileLink飞行包ID之间顺序的顺序链表以及表征若干所述TileLink飞行包与所述AXI请求包的所属关系的地址映射表；基于所述查找表，对返回的TileLink飞行包进行实时排序。该方法实现多源ID对应的数据进行实时重排序的功能，并支持多个源ID飞行报文的插花。
-
公开(公告)号：CN115688648A
公开(公告)日：2023-02-03
申请号：CN202211302063.3
申请日：2022-10-24
Applicant: 无锡先进技术研究院
IPC: G06F30/3308
Abstract: 本发明公开了一种基于UVM的多插槽PCIE设备热插拔流程验证平台及方法，验证平台包括：UVM验证环境模块，用于产生激励并输入到DUT模块中并基于DUT模块的反馈进行环境检测，DUT模块，包括热插拔控制模块HP_CTRL、热插拔仲裁模块HP_ARB以及I2C_MASTER模块HP_I2C_MST，DUT模块用于输出I2C总线到串转并芯片PCA9554，串转并芯片PCA9554，用于输出PCIE卡的复位信号到PCIE模型EP_VIP上。
-
公开(公告)号：CN117951068A
公开(公告)日：2024-04-30
申请号：CN202410205862.1
申请日：2024-02-26
Applicant: 无锡先进技术研究院
Abstract: 本发明提供一种PCIE设备管控方法、装置，包括：获取PCIE设备发起的DMA请求或MSI中断请求；获取预先配置的PCIE设备管控信息，根据设备管控是否使能选择是否对发起请求的PCIE设备进行合法性判断；当需要进行合法性判断时，基于DMA请求或MSI中断请求中的PCIE设备编号、当前的管控模式以及需要管控的设备ID，对发起请求的PCIE设备进行合法性判断，得到合法性判断结果；根据合法性判断结果对发起请求的PCIE设备进行管控。本发明能够对不同PCIE设备进行管控，并能够根据不同的管控模式选择不同的管控操作，灵活的对PCIE设备进行精细程度不同的管控。
-
公开(公告)号：CN117407067A
公开(公告)日：2024-01-16
申请号：CN202311506958.3
申请日：2023-11-09
Applicant: 无锡先进技术研究院
IPC: G06F9/4401
Abstract: 本发明公开了一种基于WishBone总线的可阶段配置的芯片及其自引导方法，自引导方法包括响应于WishBone总线的复位被撤销后，从自引导Flsah内读取是否需要在维护复位撤销后或系统复位撤销后进行配置以及要配置的寄存器数量；若需要在维护复位撤销后进行配置，则从自引导Flsah内读取维护复位撤销后需配置的寄存器地址和配置值，并对寄存器进行配置；若需要在系统复位撤销后进行配置，则从自引导Flsah内读取系统复位撤销后需配置的寄存器地址和配置值，并对寄存器进行配置；本发明相比于普通的引导部件，增加了灵活配置的可能，只需要按照固件内容地址说明，修改自启动Flash固件即可，自引导部件会自动按照固件指示去配置相关芯片控制寄存器。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.02 seconds)
