一种基于DPC的PCIe非通知式热插拔方法

    公开(公告)号:CN118295948A

    公开(公告)日:2024-07-05

    申请号:CN202410398499.X

    申请日:2024-04-03

    Abstract: 本发明公开了一种基于DPC的PCIe非通知式热插拔方法,所述方法包括PCIe接口部件接收PCIe控制器发送的DPC事件和热插拔事件,DPC事件(Downstream Port Containment)即PCIe的下游端口封锁事件,产生热插拔中断和DPC中断;其中,DPC事件和热插拔事件为PCIe控制器识别到Surprise Link Down错误后产生的;PCIe接口部件将产生的热插拔中断和DPC中断发送至CPU核心,使得CPU核心在收到DPC中断后,结束对已拔出PCIe设备的访问;PCIe接口部件在接收到CPU核心停止访问PCIe设备的信号后,将内部剩余的访问请求清空,并通知PCIe控制器退出DPC状态;退出DPC状态后,PCIe接口部件及PCIe控制器进行复位,完成一次Surprise热插拔操作,本发明可以在不需要软件主动的情况下实现PCIe设备的灵活拔出。

    一种PCIE设备管控方法、装置
    5.
    发明公开

    公开(公告)号:CN117951068A

    公开(公告)日:2024-04-30

    申请号:CN202410205862.1

    申请日:2024-02-26

    Abstract: 本发明提供一种PCIE设备管控方法、装置,包括:获取PCIE设备发起的DMA请求或MSI中断请求;获取预先配置的PCIE设备管控信息,根据设备管控是否使能选择是否对发起请求的PCIE设备进行合法性判断;当需要进行合法性判断时,基于DMA请求或MSI中断请求中的PCIE设备编号、当前的管控模式以及需要管控的设备ID,对发起请求的PCIE设备进行合法性判断,得到合法性判断结果;根据合法性判断结果对发起请求的PCIE设备进行管控。本发明能够对不同PCIE设备进行管控,并能够根据不同的管控模式选择不同的管控操作,灵活的对PCIE设备进行精细程度不同的管控。

    一种TileLink一致性协议验证装置
    6.
    发明公开

    公开(公告)号:CN117290287A

    公开(公告)日:2023-12-26

    申请号:CN202311357338.8

    申请日:2023-10-19

    Abstract: 本发明公开一种TileLink一致性协议验证装置,该装置包括:虚拟接口模块,用于与待验证单元进行信号交互;驱动模块,用于向虚拟接口模块发送验证报文;定序器模块,用于向驱动模块发送从发送队列中提取的报文;向测试序列模块发送从接收队列中提取的报文;接收监视器模块发送的报文并分别存入接收队列和日志队列;接收测试序列模块发送的报文并分别存入发送序列和所述日志队列;测试序列模块,用于对接收到的报文采用回调函数进行TileLink一致性协议处理;监视器模块,用于采集虚拟接口模块的电信号并组成报文。本发明支持完整TileLink协议,适用于CPU一致性、设备一致性及其混合场景,简化了验证环境部署及复杂验证测试激励的设计开发,缩短了研发周期。

    一种基于PCIE标准接口互连的chiplet芯粒及接口复用方法

    公开(公告)号:CN115576894A

    公开(公告)日:2023-01-06

    申请号:CN202211323155.X

    申请日:2022-10-27

    Abstract: 本发明公开了一种基于PCIE标准接口互连的chiplet芯粒,包括至少一个Die芯粒,所述Die芯粒之间通过PCIE接口实现多个Die芯粒直连接;所述Die芯粒包括中心模块、选择模块、PIU模块、CIU模块和RC模块,所述选择模块用于对中心模块发送的head包和data包或者接收RC模块的head包和data包,选择物理链路由CIU模块使用或由PIU模块使用,所述RC模块用于将head包和data包打包成协议包,或者将协议包分离出head包和data包,所述RC模块通过PCIE PHY实现与外部设备或者Die芯粒接收或者发送,其中所述选择模块选择CIU模块时,head包与data包作为一个整体放入data’包中,通过RC模块按照PCIE包格式要求与其它Die芯粒通信,实现PCIE接口复用,还公开了一种基于PCIE标准接口互连的chiplet芯粒接口复用方法。

    一种基于中断Descriptor的PCIe设备中断虚拟化方法

    公开(公告)号:CN119829491A

    公开(公告)日:2025-04-15

    申请号:CN202411677589.9

    申请日:2024-11-22

    Abstract: 本发明公开一种基于中断Descriptor的PCIe设备中断虚拟化方法,属于虚拟化领域,包括:利用虚拟机软件将中断重映射表和中断Descriptor预先存储至系统内存中;根据PCIe设备发送的PCIe设备中断包中的虚拟标志判断相应中断是否需要被虚拟化;若中断需要被虚拟化,则根据所述PCIe设备中断包中的索引信息,从所述系统内存中获取该中断的中断重映射表;根据所获取的的中断重映射表,从所述系统内存中获取该中断的中断Descriptor,CPU处理器通过读取中断Descriptor中的信息完成中断虚拟化。本发明提出的方法通过硬件辅助来实现中断虚拟化,能够减少软件虚拟化的开销,并增强软件中断虚拟化的性能。

    一种基于PCIE设备的IO地址映射方法、装置

    公开(公告)号:CN118069576A

    公开(公告)日:2024-05-24

    申请号:CN202410205876.3

    申请日:2024-02-26

    Abstract: 本发明提供一种基于PCIE设备的IO地址映射方法、装置,用于解决现有的IO地址映射方法没有针对不同的PICE设备进行区分,不方便软件对表项进行管理,且软硬件开销大的问题。本发明方法包括:获取PCIE设备的DMA请求;根据DMA请求所携带设备虚地址DVA和设备ID,利用地址代换模块读取主存中预先布置的设备表和页表,根据读取的表项进行一系列的地址代换,得到物理页面地址PA;根据物理页面地址PA转发PCIE设备的DMA请求,访问主存空间。本发明能够对不同的PCIE设备进行地址映射,本发明根据物理页面粒度的不同,支持不同级数的代换,可以极大的降低软件布置表项开销和硬件代换开销。

Patent Agency Ranking