-
公开(公告)号:CN117590920A
公开(公告)日:2024-02-23
申请号:CN202311619820.4
申请日:2023-11-29
Applicant: 无锡先进技术研究院
Abstract: 本发明涉及一种PCIE设备热复位方法、PIU端、RC端、服务端和系统,属于PCIe设备热复位技术领域,将来自PIU的中断请求作为服务端配置热复位的时机,当服务端中断处理完成后,生成第一热复位信号,PIU端根据接收到的第一热复位信号进行PCIE通信处理,并根据PCIE通信处理进程判断是否让RC进行热复位处理,避免了当前软件在收到热复位的请求后,直接开始热复位,解决了当前PCIe设备的热复位会出现各类请求、响应丢失的问题。
-
公开(公告)号:CN118295948A
公开(公告)日:2024-07-05
申请号:CN202410398499.X
申请日:2024-04-03
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了一种基于DPC的PCIe非通知式热插拔方法,所述方法包括PCIe接口部件接收PCIe控制器发送的DPC事件和热插拔事件,DPC事件(Downstream Port Containment)即PCIe的下游端口封锁事件,产生热插拔中断和DPC中断;其中,DPC事件和热插拔事件为PCIe控制器识别到Surprise Link Down错误后产生的;PCIe接口部件将产生的热插拔中断和DPC中断发送至CPU核心,使得CPU核心在收到DPC中断后,结束对已拔出PCIe设备的访问;PCIe接口部件在接收到CPU核心停止访问PCIe设备的信号后,将内部剩余的访问请求清空,并通知PCIe控制器退出DPC状态;退出DPC状态后,PCIe接口部件及PCIe控制器进行复位,完成一次Surprise热插拔操作,本发明可以在不需要软件主动的情况下实现PCIe设备的灵活拔出。
-
公开(公告)号:CN117076362A
公开(公告)日:2023-11-17
申请号:CN202311066793.2
申请日:2023-08-23
Applicant: 无锡先进技术研究院
IPC: G06F13/40 , G06F12/1009
Abstract: 本发明公开一种硬件重排序方法、装置及数字时序电路,该方法包括:获取AXI请求包;将所述AXI请求包转换成若干TileLink飞行包,并为每一个所述TileLink飞行包分配一TileLink飞行包ID;在硬件时序节拍下,建立所述AXI请求包的查找表;所述查找表包括:表征若干所述TileLink飞行包ID之间顺序的顺序链表以及表征若干所述TileLink飞行包与所述AXI请求包的所属关系的地址映射表;基于所述查找表,对返回的TileLink飞行包进行实时排序。该方法实现多源ID对应的数据进行实时重排序的功能,并支持多个源ID飞行报文的插花。
-
公开(公告)号:CN115688648A
公开(公告)日:2023-02-03
申请号:CN202211302063.3
申请日:2022-10-24
Applicant: 无锡先进技术研究院
IPC: G06F30/3308
Abstract: 本发明公开了一种基于UVM的多插槽PCIE设备热插拔流程验证平台及方法,验证平台包括:UVM验证环境模块,用于产生激励并输入到DUT模块中并基于DUT模块的反馈进行环境检测,DUT模块,包括热插拔控制模块HP_CTRL、热插拔仲裁模块HP_ARB以及I2C_MASTER模块HP_I2C_MST,DUT模块用于输出I2C总线到串转并芯片PCA9554,串转并芯片PCA9554,用于输出PCIE卡的复位信号到PCIE模型EP_VIP上。
-
公开(公告)号:CN117951068A
公开(公告)日:2024-04-30
申请号:CN202410205862.1
申请日:2024-02-26
Applicant: 无锡先进技术研究院
Abstract: 本发明提供一种PCIE设备管控方法、装置,包括:获取PCIE设备发起的DMA请求或MSI中断请求;获取预先配置的PCIE设备管控信息,根据设备管控是否使能选择是否对发起请求的PCIE设备进行合法性判断;当需要进行合法性判断时,基于DMA请求或MSI中断请求中的PCIE设备编号、当前的管控模式以及需要管控的设备ID,对发起请求的PCIE设备进行合法性判断,得到合法性判断结果;根据合法性判断结果对发起请求的PCIE设备进行管控。本发明能够对不同PCIE设备进行管控,并能够根据不同的管控模式选择不同的管控操作,灵活的对PCIE设备进行精细程度不同的管控。
-
公开(公告)号:CN117290287A
公开(公告)日:2023-12-26
申请号:CN202311357338.8
申请日:2023-10-19
Applicant: 无锡先进技术研究院
Abstract: 本发明公开一种TileLink一致性协议验证装置,该装置包括:虚拟接口模块,用于与待验证单元进行信号交互;驱动模块,用于向虚拟接口模块发送验证报文;定序器模块,用于向驱动模块发送从发送队列中提取的报文;向测试序列模块发送从接收队列中提取的报文;接收监视器模块发送的报文并分别存入接收队列和日志队列;接收测试序列模块发送的报文并分别存入发送序列和所述日志队列;测试序列模块,用于对接收到的报文采用回调函数进行TileLink一致性协议处理;监视器模块,用于采集虚拟接口模块的电信号并组成报文。本发明支持完整TileLink协议,适用于CPU一致性、设备一致性及其混合场景,简化了验证环境部署及复杂验证测试激励的设计开发,缩短了研发周期。
-
公开(公告)号:CN115599726A
公开(公告)日:2023-01-13
申请号:CN202211301644.5
申请日:2022-10-24
Applicant: 无锡先进技术研究院(CN)
Abstract: 本发明公开了一种通过一对I2C引脚控制多个PCIE插槽热插拔的模块及方法,模块包括远端HP_ARB仲裁器、HP_I2C_MST模块和PCA9554芯片,其中远端HP_ARB仲裁器,对远端的寄存器读写请求进行仲裁,HP_I2C_MST模块,属于芯片内部逻辑,基于仲裁结果生成满足I2C协议的I2C_SCL和I2C_SDA信号,PCA9554芯片,仅通过SCL、SDA两根I2C信号线连接芯片,接收I2C_SCL和I2C_SDA信号,实现对热插拔插槽的控制。
-
公开(公告)号:CN115576894A
公开(公告)日:2023-01-06
申请号:CN202211323155.X
申请日:2022-10-27
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了一种基于PCIE标准接口互连的chiplet芯粒,包括至少一个Die芯粒,所述Die芯粒之间通过PCIE接口实现多个Die芯粒直连接;所述Die芯粒包括中心模块、选择模块、PIU模块、CIU模块和RC模块,所述选择模块用于对中心模块发送的head包和data包或者接收RC模块的head包和data包,选择物理链路由CIU模块使用或由PIU模块使用,所述RC模块用于将head包和data包打包成协议包,或者将协议包分离出head包和data包,所述RC模块通过PCIE PHY实现与外部设备或者Die芯粒接收或者发送,其中所述选择模块选择CIU模块时,head包与data包作为一个整体放入data’包中,通过RC模块按照PCIE包格式要求与其它Die芯粒通信,实现PCIE接口复用,还公开了一种基于PCIE标准接口互连的chiplet芯粒接口复用方法。
-
公开(公告)号:CN119829491A
公开(公告)日:2025-04-15
申请号:CN202411677589.9
申请日:2024-11-22
Applicant: 无锡先进技术研究院
Abstract: 本发明公开一种基于中断Descriptor的PCIe设备中断虚拟化方法,属于虚拟化领域,包括:利用虚拟机软件将中断重映射表和中断Descriptor预先存储至系统内存中;根据PCIe设备发送的PCIe设备中断包中的虚拟标志判断相应中断是否需要被虚拟化;若中断需要被虚拟化,则根据所述PCIe设备中断包中的索引信息,从所述系统内存中获取该中断的中断重映射表;根据所获取的的中断重映射表,从所述系统内存中获取该中断的中断Descriptor,CPU处理器通过读取中断Descriptor中的信息完成中断虚拟化。本发明提出的方法通过硬件辅助来实现中断虚拟化,能够减少软件虚拟化的开销,并增强软件中断虚拟化的性能。
-
公开(公告)号:CN118069576A
公开(公告)日:2024-05-24
申请号:CN202410205876.3
申请日:2024-02-26
Applicant: 无锡先进技术研究院
Abstract: 本发明提供一种基于PCIE设备的IO地址映射方法、装置,用于解决现有的IO地址映射方法没有针对不同的PICE设备进行区分,不方便软件对表项进行管理,且软硬件开销大的问题。本发明方法包括:获取PCIE设备的DMA请求;根据DMA请求所携带设备虚地址DVA和设备ID,利用地址代换模块读取主存中预先布置的设备表和页表,根据读取的表项进行一系列的地址代换,得到物理页面地址PA;根据物理页面地址PA转发PCIE设备的DMA请求,访问主存空间。本发明能够对不同的PCIE设备进行地址映射,本发明根据物理页面粒度的不同,支持不同级数的代换,可以极大的降低软件布置表项开销和硬件代换开销。
-
-
-
-
-
-
-
-
-