公开(公告)号：CN117076362A

公开(公告)日：2023-11-17

申请号：CN202311066793.2

申请日：2023-08-23

Applicant: 无锡先进技术研究院

Inventor： 严大卫 ,  欧阳有恒 ,  顾彪 ,  李雨格 ,  姚轶晨 ,  陆之凡 ,  陆秋漪 ,  汪争 ,  张琦滨 ,  刘鹏 ,  毕小建 ,  韩文燕

IPC: G06F13/40 ,  G06F12/1009

Abstract: 本发明公开一种硬件重排序方法、装置及数字时序电路，该方法包括：获取AXI请求包；将所述AXI请求包转换成若干TileLink飞行包，并为每一个所述TileLink飞行包分配一TileLink飞行包ID；在硬件时序节拍下，建立所述AXI请求包的查找表；所述查找表包括：表征若干所述TileLink飞行包ID之间顺序的顺序链表以及表征若干所述TileLink飞行包与所述AXI请求包的所属关系的地址映射表；基于所述查找表，对返回的TileLink飞行包进行实时排序。该方法实现多源ID对应的数据进行实时重排序的功能，并支持多个源ID飞行报文的插花。

公开(公告)号：CN115904784A

公开(公告)日：2023-04-04

申请号：CN202211452373.3

申请日：2022-11-21

Applicant: 无锡先进技术研究院

Inventor： 欧阳有恒 ,  李雨格 ,  顾彪 ,  严大卫 ,  姚轶晨 ,  黄程 ,  张琦滨 ,  汪争

IPC: G06F11/07

Abstract: 本发明公开了一种嵌入式芯片中断异常处理验证方法及模拟器，使用C语言，基于精简指令集及自研指令集架构模拟嵌入式芯片中断异常处理功能，通过模拟器对全部站台和部件会发生的所有类型的中断异常的判断条件进行建模，对中断异常进行优先级排序，为所有中断异常分配异常处理入口，并设置处理方式；将待测设计与模拟器同时载入指令，将两者的处理结果进行比对，若待测设计与模拟器结果一致则判断为正确处理。本发明使用C语言开发的模拟器，能更及时发现核心在异常和中断处理产生的错误并告知设计人员错误指令地址，提高了验证效率。

公开(公告)号：CN115718704A

公开(公告)日：2023-02-28

申请号：CN202211508865.X

申请日：2022-11-29

Applicant: 无锡先进技术研究院

Inventor： 李雨格 ,  顾彪 ,  欧阳有恒 ,  黄程 ,  姚轶晨 ,  严大卫 ,  张琦滨 ,  汪争

IPC: G06F11/36

Abstract: 本发明公开了一种基于自主架构芯片的Decode模拟器调试方法，包括以下步骤：获取指令类型模块getType，根据指令中固定的opcode段判断指令类型，再依据指令类型对每种指令赋值特定的optype和tag标签；解码模块decode，根据optype和指令集手册提取前述指令中指令段对应的数值；将前述提取的数值与tag标签中信息进行效验，验证提取的正确性。

公开(公告)号：CN117290287A

公开(公告)日：2023-12-26

申请号：CN202311357338.8

申请日：2023-10-19

Applicant: 无锡先进技术研究院

Inventor： 严大卫 ,  欧阳有恒 ,  顾彪 ,  李雨格 ,  姚轶晨 ,  陆之凡 ,  陆秋漪 ,  汪争 ,  张琦滨 ,  刘鹏 ,  毕小建 ,  韩文燕

IPC: G06F15/78 ,  G06F13/28

Abstract: 本发明公开一种TileLink一致性协议验证装置，该装置包括：虚拟接口模块，用于与待验证单元进行信号交互；驱动模块，用于向虚拟接口模块发送验证报文；定序器模块，用于向驱动模块发送从发送队列中提取的报文；向测试序列模块发送从接收队列中提取的报文；接收监视器模块发送的报文并分别存入接收队列和日志队列；接收测试序列模块发送的报文并分别存入发送序列和所述日志队列；测试序列模块，用于对接收到的报文采用回调函数进行TileLink一致性协议处理；监视器模块，用于采集虚拟接口模块的电信号并组成报文。本发明支持完整TileLink协议，适用于CPU一致性、设备一致性及其混合场景，简化了验证环境部署及复杂验证测试激励的设计开发，缩短了研发周期。