-
公开(公告)号:CN118192780A
公开(公告)日:2024-06-14
申请号:CN202410385735.4
申请日:2024-04-01
Applicant: 无锡先进技术研究院
IPC: G06F1/24 , G06F13/38 , G06F1/3234
Abstract: 本发明公开了一种USB复位控制芯片及其控制方法,属于集成电路技术领域,所述USB复位控制芯片包括:ABP总线、route模块、维护寄存器模块、HS PHY、SS PHY、xHCI_reg寄存器、xHCI、PHY_EN_reg寄存器,其中:所述ABP总线与route模块的ABP接口相连,所述route模块与维护寄存器模块相连,所述维护寄存器模块与HS PHY相连,用于ABP总线对HS PHY代理访问;所述SS PHY的APB接口接入route模块;所述route模块的输出与PHY_EN_reg寄存器相连,所述PHY_EN_reg寄存器的输出分别与HS PHY、SS PHY相连;所述xHCI的输出分别与xHCI_reg寄存器、HS PHY、SS PHY相连;所述xHCI_reg寄存器的输出与route模块相连。
-
公开(公告)号:CN117421269A
公开(公告)日:2024-01-19
申请号:CN202311469053.3
申请日:2023-11-07
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了一种可复用PHY的USB控制芯片及其控制方法,所述控制芯片包括:3.0host控制器、SSPHY、选择器1、选择器2、2.0device控制器、PHY以及SCU维护模块,所述2.0device控制器包括2.0device0控制器、2.0device1控制器、2.0device2控制器,所述PHY包括HSPHY0、HSPHY1、HSPHY2,其中:所述3.0host控制器的pipe接口直接与SSPHY相连;所述3.0host控制器的UTMI1接口与选择器1的输入1相连;所述3.0host控制器的UTMI2接口与选择器2的输入1相连;所述选择器的选择端与SCU维护模块相连,本发明降低了芯片面积和功耗,同时保证USBdevice和host端口的数量不被减少。
-
公开(公告)号:CN117421045A
公开(公告)日:2024-01-19
申请号:CN202311475597.0
申请日:2023-11-07
Applicant: 无锡先进技术研究院
IPC: G06F9/30
Abstract: 本发明公开了一种筛选发送数据请求队列的方法、装置及存储介质,属于数据处理技术领域,方法为:获取并解析原始取数请求队列,获取原始取数请求队列所占用的当前寄存器条目数及条目有效位;调用条目数相当的其它寄存器获得原始取数请求队列在其它寄存器的快照并生成复制的取数请求队列;基于复制的取数请求队列调用其它寄存器进行请求批量发送,并在接收到所有请求的返回数据后进行同步的置零操作;基于置零操作触发其它寄存器的快照使能,重新进行下一次的快照复制用于下一次批量发送请求队列中的请求数据。本发明通过调用其它寄存器以保正请求队列按照时间线、条目顺序批量处理请求数据,解决请求队列后续所面临的请求饥饿问题。
-
公开(公告)号:CN116661879A
公开(公告)日:2023-08-29
申请号:CN202310641951.6
申请日:2023-06-01
Applicant: 无锡先进技术研究院
IPC: G06F9/4401 , G06F12/0862
Abstract: 本发明公开了一种处理器、处理器启动方法及启动装置,所述处理器包括:置于核内的核心内部高速缓存,置于核外的SDRAM;所述核心内部高速缓存与外部存储器通过所述SDRAM进行通信连接;所述处理器启动方法包括:获取启动处理器的指令;根据指令进行物理地址路由,判断物理地址所属的核心内部高速缓存的具体空间,执行对应空间中的硬件启动指令进行硬件启动;硬件启动完成后处理器进入非TM模式。本发明能够减少处理器启动时间。
-
公开(公告)号:CN115794701A
公开(公告)日:2023-03-14
申请号:CN202211333960.0
申请日:2022-10-28
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了一种DMA功能虚拟串口的BMC芯片及方法,包括Core模块、DDR模块、GMAC模块和虚拟串口,虚拟串口包括第一UART控制器、第二UART控制器和DMA控制器;第一UART控制器连接外部的Host端;第一UART控制器的输出引脚连接第二UART控制器的输入引脚,第二UART控制器的输出引脚连接第一UART控制器的输入引脚;第二UART控制器连接DMA控制器,DMA控制器连接DDR模块;Core模块分别连接虚拟串口、DDR模块和GMAC模块;GMAC模块分别连接DDR模块和外部的Client端。通过设置具有DMA功能的虚拟串口,解决了BMC芯片和Host端之间的数据交互问题和交互数据效率慢的问题。
-
公开(公告)号:CN115237482A
公开(公告)日:2022-10-25
申请号:CN202210966944.9
申请日:2022-08-11
Applicant: 无锡先进技术研究院
IPC: G06F9/4401 , G06F1/24
Abstract: 本发明涉及微电子技术领域,具体涉及一种基于RISC‑V的SOC开工启动方法,包括以下步骤:通过设置芯片引脚电平设置启动模式;将ZSBL程序存储于BootRom中,芯片上电复位后执行ZSBL程序;ZSBL程序执行打通SPI控制器,并根据启动模式,从SPI SD Card或SPI FLASH将FSBL程序搬运至ITIM;跳转至ITIM执行FSBL程序;FSBL程序执行配置PLL升频、撤销DDR控制器复位并进行DDR存控训练,而后将BBL及OS搬运至DDR中;跳转至DDR中的BBL程序及OS程序,即完成系统的启动。本发明的有益效果包括:借助ITIM进行开工启动流程,提高SOC开工启动的效率。
-
公开(公告)号:CN117493614A
公开(公告)日:2024-02-02
申请号:CN202311562218.1
申请日:2023-11-22
Applicant: 无锡先进技术研究院
IPC: G06F16/901 , G06F5/06
Abstract: 本发明公开了一种基于链表结构进行请求队列填充读取方法,所述方法包括:发送插入总请求队列的指令;基于当前总请求队列的情况,根据空闲条目算法查看队列是否有空闲,若有空闲,则根据请求自身种类先判断当前请求队列中是否已经有同类请求在里面,若有,则需要更新队列的尾指针以及根据链表队列更新逻辑,将写入的指令位置串入链表,供后续的读取步骤查找,若无,则只需要创建同类请求队列的头尾指针;根据请求队列读取条目方法,判断对应类型请求队列中是否有请求,若是,则根据头指针指示的队列条目号读取请求,接着将链表中的下一条请求索引号写入头指针,该下一条请求的位置是从链表队列中读出的;更新对应种类请求队列的头指针。
-
公开(公告)号:CN117520038A
公开(公告)日:2024-02-06
申请号:CN202311581867.6
申请日:2023-11-24
Applicant: 无锡先进技术研究院
Abstract: 本发明公开了处理器设计领域的一种超标量的低功耗处理器中处理异常和中断的方法及装置,旨在解决超标量的低功耗处理器正确处理异常和中断的问题。其包括:对同时发生的多个异常和中断进行仲裁、确定中断和异常的断点、根据断点情况清除流水线中的指令、登记异常或中断相关信息和返回地址、断点指令退休、异常中断嵌套处理。本发明能够用较简单的机制正确处理超标量处理器中产生的异常和中断。
-
公开(公告)号:CN117076362A
公开(公告)日:2023-11-17
申请号:CN202311066793.2
申请日:2023-08-23
Applicant: 无锡先进技术研究院
IPC: G06F13/40 , G06F12/1009
Abstract: 本发明公开一种硬件重排序方法、装置及数字时序电路,该方法包括:获取AXI请求包;将所述AXI请求包转换成若干TileLink飞行包,并为每一个所述TileLink飞行包分配一TileLink飞行包ID;在硬件时序节拍下,建立所述AXI请求包的查找表;所述查找表包括:表征若干所述TileLink飞行包ID之间顺序的顺序链表以及表征若干所述TileLink飞行包与所述AXI请求包的所属关系的地址映射表;基于所述查找表,对返回的TileLink飞行包进行实时排序。该方法实现多源ID对应的数据进行实时重排序的功能,并支持多个源ID飞行报文的插花。
-
公开(公告)号:CN116955221A
公开(公告)日:2023-10-27
申请号:CN202310968432.0
申请日:2023-08-03
Applicant: 无锡先进技术研究院
IPC: G06F12/084 , G06F12/0811
Abstract: 本发明公开了一种基于多芯粒层次化Cache一致性维护系统及方法,系统包括至少两个芯粒,每个芯粒包括核组、局部一致性控制模块、全局一致性控制模块和主存;核组包括至少一个核心,每个核心拥有私有Cache;局部一致性控制模块包括LLC,用于维护核组中核心与LLC之间的数据一致性;全局一致性控制模块用于维护各芯粒中LLC与主存之间的数据一致性。本发明解决了多芯粒互联分布共享存储处理器系统中Cache一致性问题,适用于多核心、多芯粒、多级缓存的复杂处理器结构。
-
-
-
-
-
-
-
-
-