公开(公告)号：CN1264223C

公开(公告)日：2006-07-12

申请号：CN02150215.3

申请日：2002-11-05

Applicant: 富士通株式会社

Inventor： 菅谷慎二 ,  关野聪

IPC: H01L27/12

CPC classification number: H01L21/76254 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种叠层基片通过在单晶硅半导体所构成的支承基片上隔着一个绝缘层叠加由单晶硅半导体所构成的器件形成层而形成，其中器件形成层的晶轴方向偏离支承基片的相应晶轴方向。半导体器件形成在通过用在与容易使该支承基片被分割的晶轴方向相平行的方向上延伸的划线所分割的多个区域中的器件形成层上。通过沿着该划线切割该支承基片，而把叠层的基片分割为多个小片。即使载流子的方向和布线延伸方向偏离晶轴的容易分割方向，也可以容易地把一个半导体器件分割为小片。

公开(公告)号：CN1734769A

公开(公告)日：2006-02-15

申请号：CN200510004566.2

申请日：2005-01-17

Applicant: 富士通株式会社

Inventor： 菅谷慎二 ,  桥本浩一 ,  鹰尾义弘

IPC: H01L27/10 ,  H01L21/8242 ,  H01L21/8244

CPC classification number: H01L27/1087 ,  H01L21/76229 ,  H01L27/0629 ,  H01L27/10829 ,  H01L29/66181 ,  H01L29/945

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：半导体衬底(10)，沟槽(16a)和沟槽(16b)形成于该衬底中；掩埋在沟槽(16a)中的器件隔离膜(32a)，其包括衬膜，该衬膜包括氮化硅膜(20)和二氧化硅基绝缘材料的绝缘膜(28)；掩埋在沟槽(16b)的底部中的器件隔离膜(32b)；以及电容器，其形成于该第二沟槽(16b)的上部的侧壁上，并且该电容器包括作为第一电极的杂质扩散区域(40)、二氧化硅基绝缘膜的电容器介电膜(43)、和第二电极(46)。本发明允许使用具有这种结构的逻辑LSI，该结构能控制将要由沟槽隔离施加的机械应力和将要被混合的存储器元件，而不会降低存储器元件的特性。

公开(公告)号：CN1433080A

公开(公告)日：2003-07-30

申请号：CN02150215.3

申请日：2002-11-05

Applicant: 富士通株式会社

Inventor： 菅谷慎二 ,  关野聪

IPC: H01L27/12

CPC classification number: H01L21/76254 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种叠层基片通过在单晶硅半导体所构成的支承基片上隔着一个绝缘层叠加由单晶硅半导体所构成的器件形成层而形成，其中器件形成层的晶轴方向偏离支承基片的相应晶轴方向。半导体器件形成在通过用在与容易使该支承基片被分割的晶轴方向相平行的方向上延伸的划线所分割的多个区域中的器件形成层上。通过沿着该划线切割该支承基片，而把叠层的基片分割为多个小片。即使载流子的方向和布线延伸方向偏离晶轴的容易分割方向，也可以容易地把一个半导体器件分割为小片。

公开(公告)号：CN1189947C

公开(公告)日：2005-02-16

申请号：CN02108311.8

申请日：2002-03-28

Applicant: 富士通株式会社

Inventor： 高田和彦 ,  菅谷慎二

IPC: H01L29/788 ,  H01L27/115 ,  H01L21/82

CPC classification number: H01L29/42336 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521

Abstract: 在衬底上形成隧道绝缘膜和构成浮栅下部的第一半导体膜，腐蚀形成器件隔离凹槽，在凹槽中和第一半导体膜上形成器件隔离绝缘膜，从第一半导体膜的上表面去除器件隔离绝缘膜，减薄器件隔离凹槽上的器件隔离绝缘膜，选择生长用作浮栅上部的第二半导体膜，并使其在器件隔离绝缘膜上横向延伸，在浮栅上形成绝缘膜，在绝缘膜上形成用作控制栅的导电膜。

公开(公告)号：CN1303698C

公开(公告)日：2007-03-07

申请号：CN02145800.6

申请日：2002-10-08

Applicant: 富士通株式会社

Inventor： 杉山剛一 ,  鹰尾義弘 ,  菅谷慎二 ,  松永大辅 ,  和田贵幸 ,  藤田徹 ,  小倉辉

IPC: H01L29/78 ,  H01L21/336

Abstract: 在此提供一种半导体器件，其中包括：隔着栅绝缘膜形成在第一导电型的半导体基片上的栅极；绝缘离子注入控制膜，其由不同材料所制成并且按次序形成在栅极的两侧表面上的的第一绝缘膜和第二绝缘膜所形成，以及该第一绝缘膜和第二绝缘膜具有在栅极的半导体基片两侧之间高于该栅绝缘膜的间隔；形成在半导体基片中的栅极两侧上作为源极/漏极的一个第二导电型的第一和第二杂质扩散层；形成在半导体基片中的该第二导电型的第一和第二杂质扩散层之间并且在栅极下方的第一导电型的沟道区；以及第一导电型的第一和第二袋状区，其具有比在该沟道区下方的半导体基片中连接到第二导电型的第一和第二杂质扩散层的各个端部的沟道区更高的第一导电型的杂质浓度。

公开(公告)号：CN1393937A

公开(公告)日：2003-01-29

申请号：CN02108311.8

申请日：2002-03-28

Applicant: 富士通株式会社

Inventor： 高田和彦 ,  菅谷慎二

IPC: H01L29/788 ,  H01L27/115 ,  H01L21/82

CPC classification number: H01L29/42336 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521

Abstract: 在衬底上形成隧道绝缘膜和构成浮栅下部的第一半导体膜，腐蚀形成器件隔离凹槽，在凹槽中和第一半导体膜上形成器件隔离绝缘膜，从第一半导体膜的上表面去除器件隔离绝缘膜，减薄器件隔离凹槽上的器件隔离绝缘膜，选择生长用作浮栅上部的第二半导体膜，并使其在器件隔离绝缘膜上横向延伸，在浮栅上形成绝缘膜，在绝缘膜上形成用作控制栅的导电膜。

公开(公告)号：CN1411076A

公开(公告)日：2003-04-16

申请号：CN02145800.6

申请日：2002-10-08

Applicant: 富士通株式会社

Inventor： 杉山剛一 ,  鹰尾義弘 ,  菅谷慎二 ,  松永大辅 ,  和田贵幸 ,  藤田徹 ,  小倉辉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/26586 ,  H01L21/76897 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823468 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/1083 ,  H01L29/6656 ,  Y10S257/90

Abstract: 在此提供一种半导体器件，其中包括：隔着栅绝缘膜形成在第一导电型的半导体基片上的栅极；绝缘离子注入控制膜，其由不同材料所制成并且按次序形成在栅极的两侧表面上的的第一绝缘膜和第二绝缘膜所形成，以及该第一绝缘膜和第二绝缘膜具有在栅极的半导体基片两侧之间高于该栅绝缘膜的间隔；形成在半导体基片中的栅极两侧上作为源极/漏极的一个第二导电型的第一和第二杂质扩散层；形成在半导体基片中的该第二导电型的第一和第二杂质扩散层之间并且在栅极下方的第一导电型的沟道区；以及第一导电型的第一和第二袋状区，其具有比在该沟道区下方的半导体基片中连接到第二导电型的第一和第二杂质扩散层的各个端部的沟道区更高的第一导电型的杂质浓度。