公开(公告)号：CN1734769A

公开(公告)日：2006-02-15

申请号：CN200510004566.2

申请日：2005-01-17

Applicant: 富士通株式会社

Inventor： 菅谷慎二 ,  桥本浩一 ,  鹰尾义弘

IPC: H01L27/10 ,  H01L21/8242 ,  H01L21/8244

CPC classification number: H01L27/1087 ,  H01L21/76229 ,  H01L27/0629 ,  H01L27/10829 ,  H01L29/66181 ,  H01L29/945

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：半导体衬底(10)，沟槽(16a)和沟槽(16b)形成于该衬底中；掩埋在沟槽(16a)中的器件隔离膜(32a)，其包括衬膜，该衬膜包括氮化硅膜(20)和二氧化硅基绝缘材料的绝缘膜(28)；掩埋在沟槽(16b)的底部中的器件隔离膜(32b)；以及电容器，其形成于该第二沟槽(16b)的上部的侧壁上，并且该电容器包括作为第一电极的杂质扩散区域(40)、二氧化硅基绝缘膜的电容器介电膜(43)、和第二电极(46)。本发明允许使用具有这种结构的逻辑LSI，该结构能控制将要由沟槽隔离施加的机械应力和将要被混合的存储器元件，而不会降低存储器元件的特性。