公开(公告)号：CN101150112A

公开(公告)日：2008-03-26

申请号：CN200710103309.3

申请日：2007-05-18

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/76805 ,  H01L21/76814 ,  H01L23/5226 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，包括：第一互连图案，嵌入第一绝缘膜中；第二绝缘膜，在该第一绝缘膜的上方覆盖该第一互连图案；互连槽，形成在该第二绝缘膜的上部；通孔，在该第二绝缘膜的下部从该互连槽向下延伸，该通孔暴露该第一互连图案；第二互连图案，填充该互连槽；插塞，在该通孔中从该第二互连图案向下延伸，并且与该第一互连图案接触；以及阻挡金属膜，形成在该第二互连图案与该互连槽之间，该阻挡金属膜连续地覆盖该插塞的表面，其中，该插塞具有穿过该第一互连图案的表面而侵入该第一互连图案的顶端部，该互连槽具有平坦的底面，以及该阻挡金属膜在该插塞的侧壁表面处的膜厚比在该插塞的顶端部处的膜厚大。

公开(公告)号：CN1316591C

公开(公告)日：2007-05-16

申请号：CN200410012028.3

申请日：2004-09-28

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/76865 ,  H01L21/76873

Abstract: 本发明提供形成布线结构的方法和半导体器件。通过优化作为分别适用于通孔和布线沟槽的阻挡金属膜的成膜模式，获得微型化布线结构，其中在此采用溅射工艺，其具体为用于在通孔上形成阻挡金属膜的多步骤溅射工艺，以及用于在布线沟槽上形成阻挡金属膜的单步骤、低功率溅射工艺，由此实现改进的电特性如通孔电阻以及布线电阻，以及改进的布线可靠性如铜填充特性和电迁移电阻。

公开(公告)号：CN1276506C

公开(公告)日：2006-09-20

申请号：CN02118015.6

申请日：2002-04-19

Applicant: 富士通株式会社

Inventor： 北田秀树 ,  清水纪嘉 ,  大冢信幸 ,  大场隆之

IPC: H01L23/485 ,  H01L23/52 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76843 ,  H01L21/76847 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53257 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种提供快速半导体运行的多层互连结构通过采用铜布线而实现，其中铜的电迁移由所提供的通孔塞所阻止，该通孔塞包括一层高熔点金属例如钨。

公开(公告)号：CN1633708A

公开(公告)日：2005-06-29

申请号：CN01817996.7

申请日：2001-11-01

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉 ,  大塚信幸

IPC: H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/76858 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，其中包括：在半导体基片(1)上形成的绝缘膜(14)；在该绝缘膜(14)中形成的沟槽(14b)和通孔(14a)；在至少一个沟槽(14b)和通孔(14a)中形成并且由导电材料所制成以防止铜扩散的第一底层(16)；在第一底层(16)上的至少沟槽(14b)和通孔(14a)之一中形成并且由铜或铜合金所制成的主导电层(19)；以及通过CVD方法在主导电层(19)和第一底层(16)之间形成并且形成在第一底层(16)上的第二底层(17)，其具有在第二底层(17)和主导电层(19)之间的界面上固熔在主导电层中的金属元素。

公开(公告)号：CN101615608A

公开(公告)日：2009-12-30

申请号：CN200910141124.0

申请日：2009-05-22

Applicant: 富士通株式会社

Inventor： 羽根田雅希 ,  清水纪嘉 ,  大塚信幸 ,  中尾嘉幸 ,  砂山理江 ,  田平贵裕

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L23/53238 ,  H01L21/2855 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76867 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及其制造方法，其中半导体器件包括：含有氧的绝缘膜，形成在半导体衬底上；凹部，形成在所述绝缘膜中；难熔金属膜，形成在所述凹部的内壁上；含有铜、锰以及镍的金属膜，形成在所述难熔金属膜上；以及铜膜，形成在所述金属膜上，以填充所述凹部。本发明能够降低锰从金属膜扩散进入填充于凹部中的铜膜，从而能够降低铜膜的阻抗增加。

公开(公告)号：CN101236918A

公开(公告)日：2008-08-06

申请号：CN200810009253.X

申请日：2008-01-31

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76844 ,  H01L21/76805 ,  H01L21/76831 ,  H01L21/76855 ,  H01L21/76864 ,  H01L21/76865 ,  H01L21/76873

Abstract: 一种制造半导体装置的方法及半导体装置，所述方法包括下列步骤：在层间绝缘膜中形成到达底层布线的通孔和布线沟槽，其中所述层间绝缘膜形成在所述底层布线上；在通过所述通孔暴露的所述底层布线上、所述通孔的内壁上以及所述布线沟槽的内壁上形成扩散阻挡膜；在沉积在所述通孔的底部上的所述扩散阻挡膜被蚀刻的同时，在所述底层布线上以及形成在所述通孔的内壁上和所述布线沟槽的内壁上的所述扩散阻挡膜上形成籽晶层；以及在所述通孔内和所述布线沟槽内形成金属布线。

公开(公告)号：CN1860597A

公开(公告)日：2006-11-08

申请号：CN200580001136.3

申请日：2005-01-11

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉

IPC: H01L21/3205 ,  C23C14/34 ,  H01L21/28 ,  H01L21/285

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/7684 ,  H01L21/76865 ,  H01L21/76873

Abstract: 使用蚀刻阻止膜(104)以及硬掩模(105)在绝缘膜(103)上形成用于连接下层配线(101)和未图示的上层配线的导通孔(102)之后，通过本发明的一级的低功率偏压溅射法以覆盖导通孔(102)的内壁的方式在绝缘膜(103)上形成由Ta构成的基底膜(106)。在这里，从导通孔(102)的内壁面到整个绝缘膜(103)上得到很薄且均匀的膜厚的基底膜(106)。这样，能够通过比较简单的工序，使配线形成上的问题不产生，而在开口的内壁面、即从侧壁面到底面薄且均匀的形成基底膜，实现可靠性高的极微细的配线结构。

公开(公告)号：CN100334709C

公开(公告)日：2007-08-29

申请号：CN01817996.7

申请日：2001-11-01

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉 ,  大塚信幸

IPC: H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/76858 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，其中包括：在半导体基片(1)上形成的绝缘膜(14)；在该绝缘膜(14)中形成的沟槽(14b)和通孔(14a)；在至少一个沟槽(14b)和通孔(14a)中形成并且由导电材料所制成以防止铜扩散的第一底层(16)；在第一底层(16)上的至少沟槽(14b)和通孔(14a)之一中形成并且由铜或铜合金所制成的主导电层(19)；以及通过CVD方法在主导电层(19)和第一底层(16)之间形成并且形成在第一底层(16)上的第二底层(17)，其具有在第二底层(17)和主导电层(19)之间的界面上固溶在主导电层中的金属元素。

公开(公告)号：CN1231970C

公开(公告)日：2005-12-14

申请号：CN02157548.7

申请日：2002-12-20

Applicant: 富士通株式会社

Inventor： 渡边健一 ,  清水纪嘉 ,  铃木贵志

IPC: H01L23/522 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76811 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76838 ,  H01L21/7684 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/5283 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在此提供一种半导体器件，其中包括：第二绝缘膜，其形成在第一布线的表面与第一绝缘膜的表面构成的一个平整表面上，以覆盖第一布线；在第二绝缘膜中形成的布线沟槽；在第二绝缘膜中形成的连接孔，以从该布线沟槽延伸到该第一布线；在第二绝缘膜中形成的伪连接孔，以从布线沟槽延伸到不形成第一布线的区域；第二布线，其被埋在该连接孔和布线沟槽中，以电连接到第一布线，并且还被埋在伪连接孔中，并且被形成为使得第二布线的表面与第一绝缘膜的表面构成一个平整的表面，以及形成在所述第二布线上方并电连接至第二布线的上部布线。

公开(公告)号：CN1667811A

公开(公告)日：2005-09-14

申请号：CN200410012028.3

申请日：2004-09-28

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/76865 ,  H01L21/76873

Abstract: 本发明提供形成布线结构的方法和半导体器件。通过优化作为分别适用于通孔和布线沟槽的阻挡金属膜的成膜模式，获得微型化布线结构，其中在此采用溅射工艺，其具体为用于在通孔上形成阻挡金属膜的多步骤溅射工艺，以及用于在布线沟槽上形成阻挡金属膜的单步骤、低功率溅射工艺，由此实现改进的电特性如通孔电阻以及布线电阻，以及改进的布线可靠性如铜填充特性和电迁移电阻。