-
公开(公告)号：CN1697078A
公开(公告)日：2005-11-16
申请号：CN200510072601.4
申请日：2002-03-29
Applicant: 富士通株式会社
IPC: G11C11/406 , G11C11/409
CPC classification number: G11C7/1006 , G11C8/12 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/4087 , G11C2211/4061 , G11C2211/4062
Abstract: 一种半导体存储器，其中形成用于再生第一存储器块的数据的多个第一存储器块和一个第二存储器块。当读命令与刷新命令彼此冲突时，读控制电路根据刷新命令访问第一存储器块并利用第二存储器块再生读数据。当写命令与刷新命令彼此冲突时，写控制电路根据命令接收的次序操作存储器块。因此，可能在不由用户识别的情况下执行刷新操作。即，提供用户友好的半导体存储器，并且，再生读数据使得可以输出读数据而没有访问时间上的延迟。这最终能实现对读命令的高速响应和高速数据传输速率。
-
公开(公告)号：CN101127246A
公开(公告)日：2008-02-20
申请号：CN200710142014.7
申请日：2007-08-13
Applicant: 富士通株式会社
Inventor： 山口秀策
CPC classification number: G11C17/16 , G11C17/18 , H01L2224/48137 , H01L2224/49175 , H01L2924/00
Abstract: 一种电熔丝电路被提供，其具有形成电熔丝的电容器；通过响应一个写入信号施加一个电压到所述电容器端子而击穿所述电容器绝缘膜的写入电路；以及至少两个晶体管，包括第一晶体管和第二晶体管，在电容器和写入电路之间串联连接。
-
公开(公告)号：CN1467852A
公开(公告)日：2004-01-14
申请号：CN03104113.2
申请日：2003-02-13
Applicant: 富士通株式会社
IPC: H01L27/108 , G11C11/401
CPC classification number: G11C11/4087 , G11C11/406
Abstract: 多个存储块被分配相同的地址空间，以在其中写入相同的数据，并且可相互独立地操作。响应一个刷新命令，一个存储块被选择为执行刷新操作的刷新块，而响应读取命令，另一个存储块被选择为执行读取操作的读取块。然后，多个存储块以不同的时序执行读取操作，从而读取操作相互重叠。因此，该半导体存储器可以在比单个读取操作的执行时间更短的时间间隔接收读取命令。结果，可以高速地响应外部提供的读取命令，并且可以提高在读取操作过程中的数据传输速率。
-
公开(公告)号：CN101131874A
公开(公告)日：2008-02-27
申请号：CN200710142549.4
申请日：2007-08-22
Applicant: 富士通株式会社
Inventor： 山口秀策
CPC classification number: G11C29/02 , G11C17/143 , G11C29/021 , G11C29/028
Abstract: 本发明提供了一种半导体集成电路及其测试方法。该半导体集成电路包括激光熔丝电路、电熔丝电路和调整电路，所述激光熔丝电路被使得通过激光辐射存储第一修整码，所述电熔丝电路被使得通过电压施加来存储第二修整码，所述调整电路根据所述第一或第二修整码调整电势水平或定时。
-
-
Patent Agency Ranking
公开(公告)号：CN1989570A
公开(公告)日：2007-06-27
申请号：CN200480043578.X
申请日：2004-07-16
Applicant: 富士通株式会社
IPC: G11C11/403
CPC classification number: G11C11/406 , G11C7/1045 , G11C11/40603 , G11C11/40615 , G11C11/4076
Abstract: 共用端子接收地址信号和数据信号。地址有效端子接收表示供给共用端子的信号是地址信号的地址有效信号。判优器决定优先外部存取请求和内部刷新请求中的哪一个。判优器响应芯片使能信号和地址有效信号的同为有效电平(外部存取请求)来禁止接收内部刷新请求。判优器响应读出操作或者写入操作的结束来允许接收内部刷新请求。其结果是，在具有接收地址信号和数据信号的共用端子的半导体存储装置中，能够防止读出操作以及写入操作和响应内部刷新请求的刷新操作相互冲突，从而防止误操作。
-
公开(公告)号：CN1202483C
公开(公告)日：2005-05-18
申请号：CN01142541.5
申请日：2001-11-30
Applicant: 富士通株式会社
IPC: G06F13/28
CPC classification number: G11C7/22 , G06F13/28 , G11C7/1006 , G11C7/1018 , G11C7/1042 , G11C2207/2281 , G11C2207/229
Abstract: 本发明公开了一种半导体存储装置和一种信息处理单元，它们可以改善在半导体存储装置中写入数据的速度。一传递部分以脉冲串方式传递数据。传递数量设置部分设置以脉冲串方式传递的多个数据位的数量。写指令输入部分接收输入的写指令。定时部分测量在输入写指令之后经过的时间。写开始时间设置部分按照由传递数量设置部分设置的数据位的数量设置在开始写数据之前经过的时间。
-
公开(公告)号：CN1372202A
公开(公告)日：2002-10-02
申请号：CN01142541.5
申请日：2001-11-30
Applicant: 富士通株式会社
IPC: G06F13/28
CPC classification number: G11C7/22 , G06F13/28 , G11C7/1006 , G11C7/1018 , G11C7/1042 , G11C2207/2281 , G11C2207/229
Abstract: 本发明公开了一种半导体存储装置和一种信息处理单元,它们可以改善在半导体存储装置中写入数据的速度。一传递部分以脉冲串方式传递数据。传递数量设置部分设置以脉冲串方式传递的多个数据位的数量。写指令输入部分接收输入的写指令。定时部分测量在输入写指令之后经过的时间。写开始时间设置部分按照由传递数量设置部分设置的数据位的数量设置在开始写数据之前经过的时间。
-
公开(公告)号：CN101206916A
公开(公告)日：2008-06-25
申请号：CN200710135818.4
申请日：2007-07-13
Applicant: 富士通株式会社
Inventor： 川久保智广 , 山口秀策 , 池田仁史 , 内田敏也 , 小林广之 , 神田达哉 , 山本喜史 , 白川晓 , 宫本哲生 , 大塚龙志 , 高桥秀长 , 栗田昌德 , 镰田心之介 , 佐藤绫子
IPC: G11C11/406 , G11C8/12
CPC classification number: G11C11/4087 , G09G5/393 , G09G5/395 , G11C8/12
Abstract: 本发明提供了存储器设备、存储器控制器和存储器系统。一种响应于来自存储器控制器的命令而被操作的存储器设备具有多个存储体，该多个存储体分别具有包括存储器单元阵列和解码器的存储器核心并且被存储体地址选择；以及控制电路，该控制电路响应于后台刷新命令，致使由存储器控制器设置的刷新目标存储体内的存储器核心相继执行刷新操作多次，次数对应于由存储器控制器设置的刷新突发长度，并且在由刷新目标存储体内的存储器核心执行的刷新操作期间，该控制电路响应于正常操作命令，还致使除刷新目标存储体之外的被存储体地址选择的存储体内的存储器核心执行与正常操作命令相对应的正常存储器操作。
-
公开(公告)号：CN1258222C
公开(公告)日：2006-05-31
申请号：CN03104113.2
申请日：2003-02-13
Applicant: 富士通株式会社
IPC: H01L27/108 , G11C11/401
CPC classification number: G11C11/4087 , G11C11/406
Abstract: 多个存储块被分配相同的地址空间，以在其中写入相同的数据，并且可相互独立地操作。响应一个刷新命令，一个存储块被选择为执行刷新操作的刷新块，而响应读取命令，另一个存储块被选择为执行读取操作的读取块。然后，多个存储块以不同的时序执行读取操作，从而读取操作相互重叠。因此，该半导体存储器可以在比单个读取操作的执行时间更短的时间间隔接收读取命令。结果，可以高速地响应外部提供的读取命令，并且可以提高在读取操作过程中的数据传输速率。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.026 seconds)
