公开(公告)号：CN1467852A

公开(公告)日：2004-01-14

申请号：CN03104113.2

申请日：2003-02-13

Applicant: 富士通株式会社

Inventor： 柳下良昌 ,  内田敏也 ,  阪東能英 ,  小林広之 ,  山口秀策 ,  奥田正樹

IPC: H01L27/108 ,  G11C11/401

CPC classification number: G11C11/4087 ,  G11C11/406

Abstract: 多个存储块被分配相同的地址空间，以在其中写入相同的数据，并且可相互独立地操作。响应一个刷新命令，一个存储块被选择为执行刷新操作的刷新块，而响应读取命令，另一个存储块被选择为执行读取操作的读取块。然后，多个存储块以不同的时序执行读取操作，从而读取操作相互重叠。因此，该半导体存储器可以在比单个读取操作的执行时间更短的时间间隔接收读取命令。结果，可以高速地响应外部提供的读取命令，并且可以提高在读取操作过程中的数据传输速率。

公开(公告)号：CN1379409A

公开(公告)日：2002-11-13

申请号：CN01130510.X

申请日：2001-11-20

Applicant: 富士通株式会社

Inventor： 柳下良昌 ,  内田敏也

IPC: G11C11/401

CPC classification number: G11C11/406 ,  G11C7/1006 ,  G11C11/4096 ,  G11C2211/4062

Abstract: 可在即使是进行刷新作业时也能存取且功率消耗低的半导体存储器件,它包括接收输入地址的地址输入电路、从依列或依行的方向排列且通过由此地址输入电路输入的地址所确定的子块组的至少一部分中来读出数据的读出电路、用以将排设于行或列方向中且与由上述读出电路读出数据的子块组相交的子块组的至少一部分刷新的刷新电路。此外尚包括有数据恢复电路,它根据其他子块的数据和奇偶校验块的数据来恢复同时进行刷新作业与读出作业的数据。

公开(公告)号：CN1697078A

公开(公告)日：2005-11-16

申请号：CN200510072601.4

申请日：2002-03-29

Applicant: 富士通株式会社

Inventor： 山口秀策 ,  内田敏也 ,  柳下良昌 ,  阪东能英 ,  矢田雅大 ,  奥田正树 ,  小林广之 ,  原浩太 ,  藤冈伸也 ,  藤枝和一郎

IPC: G11C11/406 ,  G11C11/409

CPC classification number: G11C7/1006 ,  G11C8/12 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40615 ,  G11C11/40618 ,  G11C11/4087 ,  G11C2211/4061 ,  G11C2211/4062

Abstract: 一种半导体存储器，其中形成用于再生第一存储器块的数据的多个第一存储器块和一个第二存储器块。当读命令与刷新命令彼此冲突时，读控制电路根据刷新命令访问第一存储器块并利用第二存储器块再生读数据。当写命令与刷新命令彼此冲突时，写控制电路根据命令接收的次序操作存储器块。因此，可能在不由用户识别的情况下执行刷新操作。即，提供用户友好的半导体存储器，并且，再生读数据使得可以输出读数据而没有访问时间上的延迟。这最终能实现对读命令的高速响应和高速数据传输速率。

公开(公告)号：CN1379410A

公开(公告)日：2002-11-13

申请号：CN01143109.1

申请日：2001-12-07

Applicant: 富士通株式会社

Inventor： 柳下良昌 ,  内田敏也

IPC: G11C11/4063 ,  G11C11/413 ,  H01L27/10

CPC classification number: G11C29/80 ,  G11C29/848

Abstract: 可减少引起布线性能恶化的半导体存储器件,它包括接收地址信号输入的地址输入电路、据此地址信号驱动存储阵列的驱动电路、连接上述两电路的信号线路、位于驱动电路邻近用包括冗余线路的其他线路来置换存储阵列中缺陷线路的冗余电路、存储表明缺陷线路的信息的缺陷线路信息存储电路、将此缺陷线路信息存储电路中存储的信息经信号线路供给冗余电路的供应电路。上述结构能由共用信号线路传送地址信号与有关缺陷线路的信息,可减少布线数和引起布线性能恶化的可能性。

公开(公告)号：CN1258222C

公开(公告)日：2006-05-31

申请号：CN03104113.2

申请日：2003-02-13

Applicant: 富士通株式会社

Inventor： 柳下良昌 ,  内田敏也 ,  阪東能英 ,  小林広之 ,  山口秀策 ,  奥田正樹

IPC: H01L27/108 ,  G11C11/401

CPC classification number: G11C11/4087 ,  G11C11/406

Abstract: 多个存储块被分配相同的地址空间，以在其中写入相同的数据，并且可相互独立地操作。响应一个刷新命令，一个存储块被选择为执行刷新操作的刷新块，而响应读取命令，另一个存储块被选择为执行读取操作的读取块。然后，多个存储块以不同的时序执行读取操作，从而读取操作相互重叠。因此，该半导体存储器可以在比单个读取操作的执行时间更短的时间间隔接收读取命令。结果，可以高速地响应外部提供的读取命令，并且可以提高在读取操作过程中的数据传输速率。

公开(公告)号：CN1236453C

公开(公告)日：2006-01-11

申请号：CN02143453.0

申请日：2002-03-29

Applicant: 富士通株式会社

Inventor： 山口秀策 ,  内田敏也 ,  柳下良昌 ,  阪东能英 ,  矢田雅大 ,  奥田正树 ,  小林广之 ,  原浩太 ,  藤冈伸也 ,  藤枝和一郎

IPC: G11C11/34 ,  H01L27/10

CPC classification number: G11C7/1006 ,  G11C8/12 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40615 ,  G11C11/40618 ,  G11C11/4087 ,  G11C2211/4061 ,  G11C2211/4062

Abstract: 一种半导体存储器，其中形成用于再生第一存储器块的数据的多个第一存储器块和一个第二存储器块。当读命令与刷新命令彼此冲突时，读控制电路根据刷新命令访问第一存储器块并利用第二存储器块再生读数据。当写命令与刷新命令彼此冲突时，写控制电路根据命令接收的次序操作存储器块。因此，可能在不由用户识别的情况下执行刷新操作。即，提供用户友好的半导体存储器。并且，再生读数据使得可以输出读数据而没有访问时间上的延迟。这最终能实现对读命令的高速响应和高速数据传输速率。

公开(公告)号：CN1402255A

公开(公告)日：2003-03-12

申请号：CN02143453.0

申请日：2002-03-29

Applicant: 富士通株式会社

Inventor： 山口秀策 ,  内田敏也 ,  柳下良昌 ,  阪东能英 ,  矢田雅大 ,  奥田正树 ,  小林广之 ,  原浩太 ,  藤冈伸也 ,  藤枝和一郎

IPC: G11C11/34 ,  H01L27/10

CPC classification number: G11C7/1006 ,  G11C8/12 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40615 ,  G11C11/40618 ,  G11C11/4087 ,  G11C2211/4061 ,  G11C2211/4062

Abstract: 形成用于再生第一存储器块的数据的多个第一存储器块和一个第二存储器块。当读命令与刷新命令彼此冲突时，读控制电路根据刷新命令访问第一存储器块并利用第二存储器块再生读数据。当写命令与刷新命令彼此冲突时，写控制电路根据命令接收的次序操作存储器块。因此，可能在不由用户识别的情况下执行刷新操作。即，提供用户友好的半导体存储器。