公开(公告)号：CN1411050A

公开(公告)日：2003-04-16

申请号：CN02106299.4

申请日：2002-04-10

Applicant: 富士通株式会社

Inventor： 驹田大辅 ,  各務克巳

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76811 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76897

Abstract: 本发明提供半导体器件制造方法，其采用可以很容易地去除蚀刻阻止膜或碳化硅制成的硬掩膜的工艺。具体地，在半导体衬底上形成第一膜，该第一膜由蚀刻抗力不同于碳化硅的绝缘材料制成。在第一膜上形成由加氢的碳化硅制成的第二膜。在第二膜上形成具有开口的光刻胶膜。通过以光刻胶掩膜作为蚀刻掩膜，并使用添加SF6和NF3中的至少一个的碳氟化合物气体的混合气体对第二膜进行干蚀刻。以第二膜作为掩膜，对第一膜进行蚀刻。

公开(公告)号：CN1222030C

公开(公告)日：2005-10-05

申请号：CN02106299.4

申请日：2002-04-10

Applicant: 富士通株式会社

Inventor： 驹田大辅 ,  各務克巳

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76811 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76897

Abstract: 提供一种制造半导体器件的方法，其采用可以很容易地去除蚀刻阻止膜或碳化硅制成的硬掩模的工艺。具体地，在半导体衬底上形成第一膜，该第一膜由蚀刻抗力不同于碳化硅的绝缘材料制成。在第一膜上形成由加氢的碳化硅制成的第二膜。在第二膜上形成具有开口的光刻胶膜。通过以光刻胶膜作为蚀刻掩模，并使用添加SF6和NF3中的至少一个的碳氟化合物气体的混合气体对第二膜进行干蚀刻。以第二膜作为掩模，对第一膜进行蚀刻。

公开(公告)号：CN1282243C

公开(公告)日：2006-10-25

申请号：CN02151390.2

申请日：2002-11-20

Applicant: 富士通株式会社

Inventor： 各務克巳 ,  鹰尾義弘

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/28202 ,  H01L21/76807 ,  H01L21/76828 ,  H01L21/76834 ,  H01L21/76846 ,  H01L21/823871 ,  H01L23/53238 ,  H01L29/518 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有p沟道MOS晶体管的半导体器件，其中包括：含氮的氧化硅的栅绝缘膜；含硼的硅的栅极；在栅极的侧壁上包含氧化硅的侧壁衬垫；具有平面化表面的层间绝缘膜；形成在层间绝缘膜中的布线沟槽的接触通孔；包括下层阻挡层和上层铜区并且填充在该布线沟槽中的铜布线图案；以及覆盖铜布线图案的碳化硅层。该半导体器件具有能够抑制NBTI恶化的晶体管结构。

公开(公告)号：CN100347854C

公开(公告)日：2007-11-07

申请号：CN03108273.4

申请日：2003-03-27

Applicant: 富士通株式会社

Inventor： 各務克巳 ,  綿谷宏文 ,  池田雅延

IPC: H01L23/532 ,  H01L27/10 ,  H01L21/768 ,  H01L21/027 ,  H01L21/31

CPC classification number: H01L21/76808 ,  H01L21/02126 ,  H01L21/02129 ,  H01L21/02167 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/31144 ,  H01L21/31612 ,  H01L21/3185 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种可以抑制在化学增强型光刻胶膜中的溶解障碍现象的半导体器件。更加具体来说，在一个半导体基片上形成接触图案之后，在该接触图案上形成一个布线图案。SiC膜、第一SiOC膜、SiC膜、第二SiOC膜、作为防扩散膜的USG膜和作为防反射膜的氮化硅膜形成在该布线图案上。然后使用该化学增强型光刻胶膜和另一种化学增强型光刻胶膜形成一个双重镶嵌结构。按照这种方式，在形成作为防反射膜的氮化硅膜过程中产生的氮气被防止扩散到形成在该氮化硅膜下方的第二SiOC膜中。相应地，可以避免氮气与包含在第二SiOC膜中的H基发生反应，并且可以避免在第二SiOC膜中产生例如NH这样的胺基。因此，可以避免在该化学增强型光刻胶膜中出现溶解障碍现象。

公开(公告)号：CN1467840A

公开(公告)日：2004-01-14

申请号：CN03108273.4

申请日：2003-03-27

Applicant: 富士通株式会社

Inventor： 各務克巳 ,  綿谷宏文 ,  池田雅延

IPC: H01L23/532 ,  H01L27/10 ,  H01L21/768 ,  H01L21/027 ,  H01L21/31

CPC classification number: H01L21/76808 ,  H01L21/02126 ,  H01L21/02129 ,  H01L21/02167 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/31144 ,  H01L21/31612 ,  H01L21/3185 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种可以抑制在化学增强型光刻胶膜中的溶解障碍现象的半导体器件。更加具体来说，在一个半导体基片上形成接触图案之后，在该接触图案上形成一个布线图案。SiC膜、第一SiOC膜、SiC膜、第二SiOC膜、作为防扩散膜的USG膜和作为防反射膜的氮化硅膜形成在该布线图案上。然后使用该化学增强型光刻胶膜和另一种化学增强型光刻胶膜形成一个双重镶嵌结构。按照这种方式，在形成作为防反射膜的氮化硅膜过程中产生的氮气被防止扩散到形成在该氮化硅膜下方的第二SiOC膜中。相应地，可以避免氮气与包含在第二SiOC膜中的H基发生反应，并且可以避免在第二SiOC膜中产生例如NH这样的胺基。因此，可以避免在该化学增强型光刻胶膜中出现溶解障碍现象。

公开(公告)号：CN1449034A

公开(公告)日：2003-10-15

申请号：CN02151390.2

申请日：2002-11-20

Applicant: 富士通株式会社

Inventor： 各務克巳 ,  鹰尾義弘

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/28202 ,  H01L21/76807 ,  H01L21/76828 ,  H01L21/76834 ,  H01L21/76846 ,  H01L21/823871 ,  H01L23/53238 ,  H01L29/518 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有p沟道MOS晶体管的半导体器件，其中包括：含氮的氧化硅的栅绝缘膜；含硼的硅的栅极；在栅极的侧壁上包含氧化硅的侧壁衬垫；具有平面化表面的层间绝缘膜；形成在层间绝缘膜中的布线沟槽的接触通孔；包括下层阻挡层和上层铜区并且填充在该布线沟槽中的铜布线图案；以及覆盖铜布线图案的碳化硅层。该半导体器件具有能够抑制NBTI恶化的晶体管结构。