-
公开(公告)号：CN104247012B
公开(公告)日：2017-08-25
申请号：CN201380019722.5
申请日：2013-08-21
Applicant: 富士电机株式会社
CPC classification number: H01L25/072 , H01L23/49513 , H01L23/49524 , H01L23/49562 , H01L23/49575 , H01L23/562 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/85 , H01L24/97 , H01L25/50 , H01L2224/32245 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48247 , H01L2224/48472 , H01L2224/49113 , H01L2224/73265 , H01L2224/85801 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/01013 , H01L2924/01028 , H01L2924/01029 , H01L2924/01079 , H01L2924/014 , H01L2924/10272 , H01L2924/1033 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2224/05599 , H01L2924/00012
Abstract: 本发明提供能够减少键合引线的根数的半导体装置及其制造方法。半导体装置(30)具备两个以上的在第一主面和第二主面具有电极的半导体元件(4)。另外，该半导体装置(30)具备：电极板(6)，一侧的面经由第一接合材料层(10)与半导体元件(4)的第一主面上的电极(41)接合且搭载于两个以上的半导体元件(4)的第一主面上的电极(41)；导电板(1)，具有经由第二接合材料层(11)与半导体元件(4)的第二主面上的电极(42)接合且连接于两个以上的半导体元件(4)的第二主面上的电极(42)的半导体元件接合部(2)以及第一引线端子(3)。并且，用根据需要的粗细和/或根数的键合引线(5)连接电极板(6)的另一侧的面与第二引线端子(3a、3b)。
-
公开(公告)号：CN104641466B
公开(公告)日：2017-09-29
申请号：CN201380048132.5
申请日：2013-07-30
Applicant: 富士电机株式会社
IPC: H01L23/50
CPC classification number: H01L23/057 , H01L23/4952 , H01L23/49541 , H01L23/49548 , H01L23/50 , H01L24/45 , H01L24/48 , H01L24/85 , H01L25/072 , H01L2224/45 , H01L2224/48137 , H01L2224/48247 , H01L2224/85205 , H01L2924/00014 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2224/45099
Abstract: 本发明提供了一种能够小型化的半导体装置。所述半导体装置包括：框架主体(3)，在中间部具有开口区域(2)；绝缘基板(4)，配置在该框架主体的开口区域并搭载有半导体芯片(8)、(9)；引线部，具有倾斜部(5a)至(5e)，倾斜部的至少一部分暴露于形成在所述框架主体的所述开口区域且相对于形成所述开口区域的端面倾斜延长；键合线(10)，通过超声波接合在所述引线部和所述半导体芯片之间。
-
公开(公告)号：CN103996662B
公开(公告)日：2018-08-24
申请号：CN201410049540.9
申请日：2014-02-13
Applicant: 富士电机株式会社
IPC: H01L23/29 , H01L23/31 , H01L23/488 , H01L25/18
CPC classification number: H01L23/3114 , H01L23/057 , H01L23/13 , H01L23/24 , H01L23/3735 , H01L23/49548 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/85 , H01L2224/32225 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/85205 , H01L2924/00014 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明公开一种半导体装置，该装置具有引线，该引线与树脂外壳一体成型而被设置于树脂外壳内。该半导体装置可防止水分从引线与树脂外壳之间的间隙渗入，由此提高半导体装置的可靠性。半导体装置（10）具有：树脂外壳（13），具有安装有绝缘电路基板（12）的底面部（13a）以及侧面部（13b）；引线（14），与树脂外壳（13）成型为一体，以位于树脂外壳（13）内的底面部（13a）的表面的方式被设置于绝缘电路基板（12）的周围，并让一部分从树脂外壳（13）内延伸向外；封固树脂（17），填充于树脂外壳（13）内。其中，沿着树脂外壳（13）内的底面部（13a）的外周边缘而在引线（14）的两侧形成有凹部（18）。
-
Patent Agency Ranking
公开(公告)号：CN104641466A
公开(公告)日：2015-05-20
申请号：CN201380048132.5
申请日：2013-07-30
Applicant: 富士电机株式会社
IPC: H01L23/50
CPC classification number: H01L23/057 , H01L23/4952 , H01L23/49541 , H01L23/49548 , H01L23/50 , H01L24/45 , H01L24/48 , H01L24/85 , H01L25/072 , H01L2224/45 , H01L2224/48137 , H01L2224/48247 , H01L2224/85205 , H01L2924/00014 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2224/45099
Abstract: 本发明提供了一种能够小型化的半导体装置。所述半导体装置包括：框架主体(3)，在中间部具有开口区域(2)；绝缘基板(4)，配置在该框架主体的开口区域并搭载有半导体芯片(8)、(9)；引线部，具有倾斜部(5a)至(5e)，倾斜部的至少一部分暴露于形成在所述框架主体的所述开口区域且相对于形成所述开口区域的端面倾斜延长；键合线(10)，通过超声波接合在所述引线部和所述半导体芯片之间。
-
公开(公告)号：CN104247012A
公开(公告)日：2014-12-24
申请号：CN201380019722.5
申请日：2013-08-21
Applicant: 富士电机株式会社
CPC classification number: H01L25/072 , H01L23/49513 , H01L23/49524 , H01L23/49562 , H01L23/49575 , H01L23/562 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/85 , H01L24/97 , H01L25/50 , H01L2224/32245 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48247 , H01L2224/48472 , H01L2224/49113 , H01L2224/73265 , H01L2224/85801 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/01013 , H01L2924/01028 , H01L2924/01029 , H01L2924/01079 , H01L2924/014 , H01L2924/10272 , H01L2924/1033 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2224/05599 , H01L2924/00012
Abstract: 本发明提供能够减少键合引线的根数的半导体装置及其制造方法。半导体装置(30)具备两个以上的在第一主面和第二主面具有电极的半导体元件(4)。另外，该半导体装置(30)具备：电极板(6)，一侧的面经由第一接合材料层(10)与半导体元件(4)的第一主面上的电极(41)接合且搭载于两个以上的半导体元件(4)的第一主面上的电极(41)；导电板(1)，具有经由第二接合材料层(11)与半导体元件(4)的第二主面上的电极(42)接合且连接于两个以上的半导体元件(4)的第二主面上的电极(42)的半导体元件接合部(2)以及第一引线端子(3)。并且，用根据需要的粗细和/或根数的键合引线(5)连接电极板(6)的另一侧的面与第二引线端子(3a、3b)。
-
公开(公告)号：CN104170087A
公开(公告)日：2014-11-26
申请号：CN201380014248.7
申请日：2013-04-16
Applicant: 富士电机株式会社
CPC classification number: H01L25/18 , H01L23/043 , H01L23/24 , H01L23/3735 , H01L23/495 , H01L23/49517 , H01L23/49575 , H01L23/49811 , H01L23/49833 , H01L23/49861 , H01L23/50 , H01L24/48 , H01L24/49 , H01L25/162 , H01L2224/48091 , H01L2224/48101 , H01L2224/48105 , H01L2224/48137 , H01L2224/48139 , H01L2224/48247 , H01L2224/48472 , H01L2224/49107 , H01L2924/00014 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
Abstract: 主电路基板(1)的绝缘层(3)上形成的主电路布线图案(4)和构成主电路(10a)的半导体芯片(5、6)的背面通过焊料等的接合材料接合。半导体芯片(5、6)的正面电极通过粗径的键合引线(11)与电力用管脚(13a)电连接。构成控制电路(10b)的控制半导体芯片(9)的背面通过接合材料与由粘接在主电路基板(1)边缘的壳(12)的底面部(12-1)形成的控制电路基板(7)上的控制电路布线图案(8b)接合。控制电路基板(7)的主面位于比主电路基板(1)的主面高的位置，在控制电路基板(7)和主电路基板(1)的主面间形成高度差。据此，能够提供抗噪性优异，并且具有能够以少的制造工序数和低成本进行制造的结构的半导体装置。
-
公开(公告)号：CN103996662A
公开(公告)日：2014-08-20
申请号：CN201410049540.9
申请日：2014-02-13
Applicant: 富士电机株式会社
IPC: H01L23/29 , H01L23/31 , H01L23/488 , H01L25/18
CPC classification number: H01L23/3114 , H01L23/057 , H01L23/13 , H01L23/24 , H01L23/3735 , H01L23/49548 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/85 , H01L2224/32225 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/85205 , H01L2924/00014 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明公开一种半导体装置，该装置具有引线，该引线与树脂外壳一体成型而被设置于树脂外壳内。该半导体装置可防止水分从引线与树脂外壳之间的间隙渗入，由此提高半导体装置的可靠性。半导体装置（10）具有：树脂外壳（13），具有安装有绝缘电路基板（12）的底面部（13a）以及侧面部（13b）；引线（14），与树脂外壳（13）成型为一体，以位于树脂外壳（13）内的底面部（13a）的表面的方式被设置于绝缘电路基板（12）的周围，并让一部分从树脂外壳（13）内延伸向外；封固树脂（17），填充于树脂外壳（13）内。其中，沿着树脂外壳（13）内的底面部（13a）的外周边缘而在引线（14）的两侧形成有凹部（18）。
-
公开(公告)号：CN217444349U
公开(公告)日：2022-09-16
申请号：CN202220895813.1
申请日：2022-04-18
Applicant: 富士电机株式会社
IPC: H01L21/677 , H01L21/67 , B23K37/00
Abstract: 本实用新型提供一种输送托盘及半导体装置的制造装置，抑制使用输送托盘而制造的产品组的品质的不均一。输送托盘包括单片托盘组和框。各单片托盘具有托盘部以及下端处于比托盘部的背面高的位置的耳部。框具有上表面和下表面、以及在托盘部配置于开口部的内部的状态下能够与耳部的下端抵接的抵接部。框的从下表面起算到抵接部为止的高度比从托盘部的背面起算到耳部的下端为止的高度低。即使在框的下表面与冷却板的设置面之间存在间隙，托盘部也进行位移，且背面与设置面接触。抑制搭载于输送托盘的处理对象组的接合层、的焊料的冷却速度的不均一、缩孔的产生，并抑制得到的产品组的品质的不均一。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
