-
公开(公告)号：CN103779470B
公开(公告)日：2018-03-23
申请号：CN201310487566.7
申请日：2013-10-17
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
CPC classification number: H01L33/62 , H01L27/3209 , H01L27/322 , H01L27/3246 , H01L33/005 , H01L51/5044 , H01L51/5278 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的是抑制具有串联元件的发光装置的串扰现象发生。本发明的一个方式是一种发光装置，该发光装置包括：形成于绝缘层上的下部电极；形成于所述下部电极彼此之间的部分之上，并具有分别位于所述下部电极的端部上的突出部的分隔壁；分别形成于所述下部电极和所述分隔壁上的第一发光单元；形成于所述第一发光单元上的中间层；形成于所述中间层上的第二发光单元；以及形成于所述第二发光单元上的上部电极，其中，所述突出部和所述下部电极的每一个的距离大于位于所述下部电极上的所述第一发光单元和所述中间层的总厚度。
-
公开(公告)号：CN105144274B
公开(公告)日：2017-07-11
申请号：CN201480022852.9
申请日：2014-03-04
Applicant: 夏普株式会社
CPC classification number: G09G3/30 , G09G3/3241 , G09G3/3266 , G09G2300/0426 , G09G2310/0202 , G09G2310/0251 , G09G2310/0275 , G09G2320/0285 , G09G2320/045 , G09G2330/021 , G09G2330/027 , G09G2330/028 , G09G2330/12
Abstract: 数据线驱动电路(120)对像素电路(11)内的驱动晶体管(T1)的栅极‑源极间供给与检测用电压和基准电压(Vref)相应的电压，对通过驱动晶体管(T1)输出到像素电路(11)的外部的驱动电流进行检测。阈值电压修正存储器(142)按每个像素电路(11)存储表示驱动晶体管T1的阈值电压的数据。显示控制电路(100)基于阈值电压修正存储器(142)中存储的数据，控制基准电压(Vref)。由此，即使驱动晶体管的阈值电压变化，也能够以高精度检测驱动电流。阈值电压修正存储器(142)按每个像素电路(11)存储表示驱动晶体管(T1)的阈值电压与基准电压(Vref)之差的数据。
-
公开(公告)号：CN103733727A
公开(公告)日：2014-04-16
申请号：CN201280039897.8
申请日：2012-09-20
Applicant: 夏普株式会社
CPC classification number: H01L33/405 , H01L27/156 , H01L33/42 , H01L51/0023 , H01L2251/308 , H05B33/28
Abstract: 在a—ITO层(112)上形成IZO层(113)，至少在子像素(71R、71G)形成膜厚不同的抗蚀剂图案(202R、202G)，利用通过灰化实现的抗蚀剂图案(202R、202G)的薄膜化以及通过a—ITO层(112)向p—ITO层(114)的转化来实现的蚀刻耐性的变化，对a—ITO层(112)和IZO层(113)进行蚀刻。
-
公开(公告)号：CN103779470A
公开(公告)日：2014-05-07
申请号：CN201310487566.7
申请日：2013-10-17
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
CPC classification number: H01L33/62 , H01L27/3209 , H01L27/322 , H01L27/3246 , H01L33/005 , H01L51/5044 , H01L51/5278 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的是抑制具有串联元件的发光装置的串扰现象发生。本发明的一个方式是一种发光装置，该发光装置包括：形成于绝缘层上的下部电极；形成于所述下部电极彼此之间的部分之上，并具有分别位于所述下部电极的端部上的突出部的分隔壁；分别形成于所述下部电极和所述分隔壁上的第一发光单元；形成于所述第一发光单元上的中间层；形成于所述中间层上的第二发光单元；以及形成于所述第二发光单元上的上部电极，其中，所述突出部和所述下部电极的每一个的距离大于位于所述下部电极上的所述第一发光单元和所述中间层的总厚度。
-
公开(公告)号：CN102473369B
公开(公告)日：2014-05-07
申请号：CN201080032650.4
申请日：2010-05-18
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1343 , G02F1/1345 , G09F9/00 , H01L51/50 , H05B33/04 , H05B33/06 , H05B33/10 , H05B33/26
CPC classification number: H01L27/3276 , G02F1/1345 , G02F1/136286 , H01L27/3258
Abstract: 提供能防止覆盖有机绝缘膜的端面的透明导电膜的缺陷引起的金属电极的腐蚀的配线基板。有源矩阵基板(20)在玻璃基板(21)上设有：扫描配线(22)、栅极绝缘膜(24)、层间绝缘膜(29)、透明电极(33)。在扫描配线(22)中设有在扫描配线(22)上直接层叠有透明电极(33)的端子部(55)。透明电极(33)覆盖层间绝缘膜(29)的端面(29a)和栅极绝缘膜(24)的端面(24a)，延伸配置到端子部(55)。与端子部(55)相对的层间绝缘膜(29)的端面(29a)比与端子部(55)相对的栅极绝缘膜(24)的端面(24a)远离端子部。
-
Patent Agency Ranking
公开(公告)号：CN102696112A
公开(公告)日：2012-09-26
申请号：CN201080058007.9
申请日：2010-08-23
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
CPC classification number: H01L27/1225 , G02F1/136213 , G02F1/1368 , G02F2001/13606 , G02F2001/136231 , G02F2001/136236 , G02F2201/501 , H01L27/1248 , H01L27/1288
Abstract: 呈矩阵状设置的多个像素电极（P）；和分别与各像素电极（P）连接的多个TFT（5），各TFT（5）具有：设置于绝缘基板的栅极电极（11a）；以覆盖栅极电极（11a）的方式设置的栅极绝缘膜（12a）；以在栅极绝缘膜（12a）上与栅极电极（11a）重叠的方式设置的氧化物半导体层（13a）；和以互相对峙的方式设置、且分别与氧化物半导体层（13a）连接的源极电极（17a）和漏极电极（17b），在源极电极（17a）和漏极电极（17b）与氧化物半导体层（13a）之间，以覆盖氧化物半导体层（13a）的方式设置有保护绝缘膜（14a）。
-
公开(公告)号：CN102656698A
公开(公告)日：2012-09-05
申请号：CN201080056566.6
申请日：2010-12-07
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30
CPC classification number: G02F1/1368 , G02F1/133345 , G02F1/136213 , G02F1/136227 , G02F1/136286 , G02F2001/133357 , G02F2001/136231 , G02F2001/136236 , G02F2001/13629 , G02F2001/136295 , G02F2202/38 , G02F2203/60 , H01L27/1225 , H01L27/124 , H01L27/1248
Abstract: 本发明的有源矩阵基板包括：以相互平行延伸的方式设置的多个扫描配线（11a）；以沿与各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线（16a）；分别设置于每个各扫描配线（11a）与各信号配线（16a）的交叉部分，且分别具有半导体层（4a）、以及在该半导体层（4a）上形成于与各信号配线（16a）相同的层的源极电极（16aa）和漏极电极（16b）的多个TFT（5）；和在各扫描配线（11a）与各信号配线（16a）之间设置的涂敷型的绝缘层，其中，在该绝缘层，以使得各半导体层（4a）露出的方式形成有多个开口部（15a），该绝缘层的各开口部（15a）的周端的至少一部分配置于各半导体层（4a）的周端的内侧。
-
公开(公告)号：CN103733727B
公开(公告)日：2016-08-31
申请号：CN201280039897.8
申请日：2012-09-20
Applicant: 夏普株式会社
CPC classification number: H01L33/405 , H01L27/156 , H01L33/42 , H01L51/0023 , H01L2251/308 , H05B33/28
Abstract: 在a—ITO层(112)上形成IZO层(113)，至少在子像素(71R、71G)形成膜厚不同的抗蚀剂图案(202R、202G)，利用通过灰化实现的抗蚀剂图案(202R、202G)的薄膜化以及通过a—ITO层(112)向p—ITO层(114)的转化来实现的蚀刻耐性的变化，对a—ITO层(112)和IZO层(113)进行蚀刻。
-
公开(公告)号：CN103348484B
公开(公告)日：2016-03-30
申请号：CN201280007738.X
申请日：2012-01-31
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/28 , H01L29/41 , H01L29/417
Abstract: 漏极电极（17）包括：以覆盖半导体层（14）的上表面的一部分的方式层叠的下层漏极电极（17a）和上层漏极电极（17b），半导体层（14）、下层漏极电极（17a）和上层漏极电极（17b）构成为台阶状，在构成为上述台阶状的部分，下层漏极电极（17a）的周边与上层漏极电极（17b）的周边的距离大于0.4μm且小于1.5μm。
-
公开(公告)号：CN105144274A
公开(公告)日：2015-12-09
申请号：CN201480022852.9
申请日：2014-03-04
Applicant: 夏普株式会社
CPC classification number: G09G3/30 , G09G3/3241 , G09G3/3266 , G09G2300/0426 , G09G2310/0202 , G09G2310/0251 , G09G2310/0275 , G09G2320/0285 , G09G2320/045 , G09G2330/021 , G09G2330/027 , G09G2330/028 , G09G2330/12
Abstract: 数据线驱动电路(120)对像素电路(11)内的驱动晶体管(T1)的栅极-源极间供给与检测用电压和基准电压(Vref)相应的电压，对通过驱动晶体管(T1)输出到像素电路(11)的外部的驱动电流进行检测。阈值电压修正存储器(142)按每个像素电路(11)存储表示驱动晶体管T1的阈值电压的数据。显示控制电路(100)基于阈值电压修正存储器(142)中存储的数据，控制基准电压(Vref)。由此，即使驱动晶体管的阈值电压变化，也能够以高精度检测驱动电流。阈值电压修正存储器(142)按每个像素电路(11)存储表示驱动晶体管(T1)的阈值电压与基准电压(Vref)之差的数据。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
