公开(公告)号：CN103392234A

公开(公告)日：2013-11-13

申请号：CN201280010634.4

申请日：2012-01-10

Applicant: 国际商业机器公司

Inventor： D·G·特克莱布 ,  T·H·亨 ,  J·W·斯莱特 ,  D·奇达姆巴拉奥

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/78 ,  B82Y10/00 ,  H01L29/0676 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 一种纳米管MOSFET器件及其制作方法用来延伸器件缩减规划而又维持良好短沟道效应并且提供有竞争力的驱动电流。纳米管MOSFET器件包括：同心管形内（61）和外栅极（50），被管形成形的外延生长的硅层相互分离；以及源极（35）和漏极（31），分别被包围管形内和外栅极的间隔物（51，41）分离。形成纳米管MOSFET器件的方法包括：在衬底上形成圆柱形成形的Si层（30）；形成包围圆柱形Si层（30）并且在底部间隔物（41）与顶部间隔物（51）之间定位的外栅极；在顶部间隔物上生长与圆柱形成形的Si层的部分相邻的硅外延层；蚀刻圆柱形成形的Si的内部分从而形成空心圆柱体；在内圆柱体的底部形成内间隔物；通过填充空心圆柱体的部分来形成内栅极；形成与内栅极相邻的侧壁间隔物；并且蚀刻用于接入和接触外栅极和漏极的深沟槽。

公开(公告)号：CN101160667B

公开(公告)日：2010-06-16

申请号：CN200680011974.3

申请日：2006-03-27

Applicant: 国际商业机器公司

Inventor： L·钱格 ,  S·纳拉西姆哈 ,  N·J·罗勒 ,  J·W·斯莱特

IPC: H01L29/94

CPC classification number: H01L27/1104 ,  G11C11/412 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1203 ,  H01L27/1207

Abstract: 本发明提供一种6T-SRAM半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的SRAM单元的功率和性能。

公开(公告)号：CN102714161B

公开(公告)日：2015-05-13

申请号：CN201180005601.6

申请日：2011-01-05

Applicant: 国际商业机器公司

Inventor： J·B·常 ,  L·常 ,  C·H·林 ,  J·W·斯莱特

IPC: H01L21/336

CPC classification number: H01L29/78612 ,  H01L21/26586 ,  H01L29/1083 ,  H01L29/42384 ,  H01L29/66772

Abstract: 在本发明的一个示例实施例中，一种不对称P型场效应晶体管包括：源极区域，经由沟道耦合到漏极区域；栅极结构，在沟道的至少部分上方；晕圈注入，至少部分设置于沟道中，其中晕圈注入被设置成比漏极区域更接近源极区域；以及体连结，耦合到沟道。在又一示例实施例中，不对称P型场效应晶体管可操作用于充当对称P型场效应晶体管。

公开(公告)号：CN102714222A

公开(公告)日：2012-10-03

申请号：CN201180005602.0

申请日：2011-01-05

Applicant: 国际商业机器公司

Inventor： J·B·常 ,  L·常 ,  C-h·林 ,  J·W·斯莱特

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L21/26586 ,  H01L29/1083 ,  H01L29/42384 ,  H01L29/66659 ,  H01L29/66772 ,  H01L29/78615

Abstract: 在本发明的一个示例实施例中，一种不对称N型场效应晶体管包括：源极区域，经由沟道耦合到漏极区域；栅极结构，在沟道的至少部分上方；晕圈注入，至少部分设置于沟道中，其中晕圈注入被设置成比漏极区域更接近源极区域；以及体连结，耦合到沟道。在又一示例实施例中，不对称N型场效应晶体管可操作用于充当对称N型场效应晶体管。

公开(公告)号：CN106024716B

公开(公告)日：2018-11-23

申请号：CN201610179034.0

申请日：2016-03-25

Applicant: 国际商业机器公司

Inventor： 张慎明 ,  M·A·圭罗恩 ,  I·劳尔 ,  J·W·斯莱特

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L29/42392 ,  B82Y10/00 ,  H01L21/82345 ,  H01L21/84 ,  H01L27/088 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/0673 ,  H01L29/1079 ,  H01L29/401 ,  H01L29/495 ,  H01L29/66439 ,  H01L29/775

Abstract: 在一个方面中，提供了一种形成具有多个晶体管的CMOS器件的方法，多个晶体管具有不同的Vt，该方法包括：在晶片上形成纳米线和焊盘，其中纳米线被悬置在晶片的氧化物层上方的变化高度处；以及通过如下方式形成至少部分地围绕每个纳米线的一部分的晶体管的栅极堆叠：i)在纳米线周围并在纳米线下方的晶片上沉积保形栅极电介质；ii)在纳米线周围并在纳米线下方的晶片上的保形栅极电介质上沉积保形功函数金属，其中基于纳米线在氧化物层上方悬置的变化的高度而改变沉积在纳米线周围的保形功函数金属的量；以及iii)在纳米线周围并在纳米线下方的晶片上的保形功函数金属上沉积保形多晶硅层。

公开(公告)号：CN106024714A

公开(公告)日：2016-10-12

申请号：CN201610170232.0

申请日：2016-03-23

Applicant: 国际商业机器公司

Inventor： G·M·科恩 ,  I·劳尔 ,  A·雷兹奈斯克 ,  J·W·斯莱特

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/43

CPC classification number: H01L29/413 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/41758 ,  H01L29/4966 ,  H01L29/775 ,  H01L21/823842 ,  H01L29/43

Abstract: 一种器件包括：衬底层；限定nFET(n型场效应晶体管)区域的源极/漏极部件的第一集合；限定pFET(p型场效应晶体管)区域的源极/漏极部件的第二集合；第一悬置纳米线，至少部分地悬置在nFET区域中的衬底层之上并且由III‑V族材料制成；以及第二悬置纳米线，至少部分地悬置在pFET区域中的衬底层之上并且由含锗材料制成。在一些实施例中，通过在含锗的释放层的顶部上添加合适的纳米线层并且随后移除含锗的释放层以使得纳米线悬置而制造第一悬置纳米线和第二悬置纳米线。

公开(公告)号：CN102714222B

公开(公告)日：2016-01-27

申请号：CN201180005602.0

申请日：2011-01-05

Applicant: 国际商业机器公司

Inventor： J·B·常 ,  L·常 ,  C-h·林 ,  J·W·斯莱特

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L21/26586 ,  H01L29/1083 ,  H01L29/42384 ,  H01L29/66659 ,  H01L29/66772 ,  H01L29/78615

Abstract: 在本发明的一个示例实施例中，一种不对称N型场效应晶体管包括：源极区域，经由沟道耦合到漏极区域；栅极结构，在沟道的至少部分上方；晕圈注入，至少部分设置于沟道中，其中晕圈注入被设置成比漏极区域更接近源极区域；以及体连结，耦合到沟道。在又一示例实施例中，不对称N型场效应晶体管可操作用于充当对称N型场效应晶体管。

公开(公告)号：CN101160667A

公开(公告)日：2008-04-09

申请号：CN200680011974.3

申请日：2006-03-27

Applicant: 国际商业机器公司

Inventor： L·钱格 ,  S·纳拉西姆哈 ,  N·J·罗勒 ,  J·W·斯莱特

IPC: H01L29/94

CPC classification number: H01L27/1104 ,  G11C11/412 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1203 ,  H01L27/1207

Abstract: 本发明提供一种6T－SRAM半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的SRAM单元的功率和性能。

公开(公告)号：CN101147259A

公开(公告)日：2008-03-19

申请号：CN200680009333.4

申请日：2006-03-30

Applicant: 国际商业机器公司

Inventor： K·伯恩斯坦 ,  J·W·斯莱特 ,  杨敏

IPC: H01L27/12

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/0922 ,  H01L27/1207

Abstract: 本发明提供一种半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的电路的功率和性能。

公开(公告)号：CN106024714B

公开(公告)日：2018-12-11

申请号：CN201610170232.0

申请日：2016-03-23

Applicant: 国际商业机器公司

Inventor： G·M·科恩 ,  I·劳尔 ,  A·雷兹奈斯克 ,  J·W·斯莱特

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/43

CPC classification number: H01L29/413 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/41758 ,  H01L29/4966 ,  H01L29/775

Abstract: 一种器件包括：衬底层；限定nFET(n型场效应晶体管)区域的源极/漏极部件的第一集合；限定pFET(p型场效应晶体管)区域的源极/漏极部件的第二集合；第一悬置纳米线，至少部分地悬置在nFET区域中的衬底层之上并且由III‑V族材料制成；以及第二悬置纳米线，至少部分地悬置在pFET区域中的衬底层之上并且由含锗材料制成。在一些实施例中，通过在含锗的释放层的顶部上添加合适的纳米线层并且随后移除含锗的释放层以使得纳米线悬置而制造第一悬置纳米线和第二悬置纳米线。