-
公开(公告)号：CN1838416B
公开(公告)日：2010-05-12
申请号：CN200610002174.7
申请日：2006-01-18
Applicant: 国际商业机器公司
CPC classification number: H01L27/1203 , H01L21/84 , H01L27/0207 , H01L27/1104
Abstract: 本发明总体涉及用于存储器电路的制造方法和器件结构，以及更具体涉及存储器电路中使用的混合绝缘体上硅(SOI)和体结构。本发明的一个方面涉及CMOS SRAM单元结构，其中SRAM单元中的至少一对相邻NFET具有通过浅源极/漏极扩散区底下设置的泄漏路径扩散区连接的主体区，其中泄漏路径扩散区从源极/漏极扩散区的底部延伸到掩埋氧化物层，以及来自相邻SRAM单元的至少一对NFET具有通过相邻源极/漏极扩散区底下的类似泄漏路径扩散区连接的主体区。
-
公开(公告)号：CN101308840A
公开(公告)日：2008-11-19
申请号：CN200810095236.2
申请日：2008-05-05
Applicant: 国际商业机器公司
CPC classification number: H01L25/18 , G06F12/0895 , G06F12/1027 , G11C15/00 , G11C15/04 , H01L27/1203 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及多晶片3D CAM单元及其制造方法。提供了一种多晶片CAM单元，其中基本上减小了增加传输距离的不利影响。利用三维集成获得本发明的多晶片CAM单元，其中多个有源电路层被垂直堆叠并采用垂直对准的互连以将叠层中的一个叠层中的器件连接到另一叠层中的另一器件。通过垂直对准的互连垂直堆叠多个有源电路层，可以在主数据存储单元之上或之下的独立的层上实现所述多晶片CAM的每个比较端口。这允许在与标准随机存储器(RAM)相同的面积足印内实现所述多晶片CAM结构，从而最小化数据存取和匹配比较延迟。
-
公开(公告)号：CN101308839B
公开(公告)日：2011-01-26
申请号：CN200810095235.8
申请日：2008-05-05
Applicant: 国际商业机器公司
Abstract: 本发明涉及多端口CAM单元及其制造方法。提供了一种多端口CAM单元，其中基本上减小了增加传输距离的不利影响。利用三维集成获得本发明的多端口CAM单元，其中多个有源电路层被垂直堆叠并采用垂直对准的互连以将叠层中的一个叠层中的器件连接到另一叠层中的另一器件。通过垂直对准的互连垂直堆叠多个有源电路层，可以在主数据存储单元之上或之下的独立的层上实现所述多端口CAM的每个比较端口。这允许在与标准随机存储器(RAM)相同的面积足印内实现所述多端口CAM结构，从而最小化数据存取和匹配比较延迟。每个比较匹配线和数据位线具有与简单二维静态随机存储器(SRAM)单元阵列相关的长度。
-
公开(公告)号：CN100524783C
公开(公告)日：2009-08-05
申请号：CN200680009333.4
申请日：2006-03-30
Applicant: 国际商业机器公司
IPC: H01L27/12
CPC classification number: H01L27/1203 , H01L21/823807 , H01L21/823878 , H01L27/0922 , H01L27/1207
Abstract: 本发明提供一种半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的电路的功率和性能。
-
公开(公告)号：CN101308840B
公开(公告)日：2012-06-13
申请号：CN200810095236.2
申请日：2008-05-05
Applicant: 国际商业机器公司
CPC classification number: H01L25/18 , G06F12/0895 , G06F12/1027 , G11C15/00 , G11C15/04 , H01L27/1203 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及多晶片3D CAM单元及其制造方法。提供了一种多晶片CAM单元，其中基本上减小了增加传输距离的不利影响。利用三维集成获得本发明的多晶片CAM单元，其中多个有源电路层被垂直堆叠并采用垂直对准的互连以将叠层中的一个叠层中的器件连接到另一叠层中的另一器件。通过垂直对准的互连垂直堆叠多个有源电路层，可以在主数据存储单元之上或之下的独立的层上实现所述多晶片CAM的每个比较端口。这允许在与标准随机存储器(RAM)相同的面积足印内实现所述多晶片CAM结构，从而最小化数据存取和匹配比较延迟。
-
Patent Agency Ranking
公开(公告)号：CN1838416A
公开(公告)日：2006-09-27
申请号：CN200610002174.7
申请日：2006-01-18
Applicant: 国际商业机器公司
CPC classification number: H01L27/1203 , H01L21/84 , H01L27/0207 , H01L27/1104
Abstract: 本发明总体涉及用于存储器电路的制造方法和器件结构，以及更具体涉及存储器电路中使用的混合绝缘体上硅(SOI)和体结构。本发明的一个方面涉及CMOS SRAM单元结构，其中SRAM单元中的至少一对相邻NFET具有通过浅源极/漏极扩散区底下设置的泄漏路径扩散区连接的主体区，其中泄漏路径扩散区从源极/漏极扩散区的底部延伸到掩埋氧化物层，以及来自相邻SRAM单元的至少一对NFET具有通过相邻源极/漏极扩散区底下的类似泄漏路径扩散区连接的主体区。
-
公开(公告)号：CN101410967B
公开(公告)日：2012-03-28
申请号：CN200780010740.1
申请日：2007-04-25
Applicant: 国际商业机器公司
IPC: H01L21/768 , H01L27/12
CPC classification number: H01L21/76898 , H01L21/84 , H01L23/481 , H01L23/522 , H01L27/1203 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种在相对侧上具有布线层级的半导体器件和制造具有到器件的接触和在相对侧上的布线层级的半导体结构的方法。该方法包括在绝缘体上硅衬底上制造器件，该绝缘体上硅衬底具有到器件的第一接触和第一侧上的到第一接触的布线层级，去除下硅层以暴露掩埋氧化层、穿过掩埋氧化层形成到器件的第二接触并在掩埋氧化层上形成到第二接触的布线层级。
-
公开(公告)号：CN101410967A
公开(公告)日：2009-04-15
申请号：CN200780010740.1
申请日：2007-04-25
Applicant: 国际商业机器公司
IPC: H01L21/768 , H01L27/12
CPC classification number: H01L21/76898 , H01L21/84 , H01L23/481 , H01L23/522 , H01L27/1203 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种在相对侧上具有布线层级的半导体器件和制造具有到器件的接触和在相对侧上的布线层级的半导体结构的方法。该方法包括在绝缘体上硅衬底上制造器件，该绝缘体上硅衬底具有到器件的第一接触和第一侧上的到第一接触的布线层级，去除下硅层以暴露掩埋氧化层、穿过掩埋氧化层形成到器件的第二接触并在掩埋氧化层上形成到第二接触的布线层级。
-
公开(公告)号：CN101312199A
公开(公告)日：2008-11-26
申请号：CN200810095323.8
申请日：2008-04-25
Applicant: 国际商业机器公司
IPC: H01L27/12 , H01L23/52 , H01L21/84 , H01L21/768
CPC classification number: H01L21/8221 , H01L21/84 , H01L27/0688 , H01L27/1203
Abstract: 本发明涉及多端口寄存器堆单元及其制造方法。提供了一种多端口寄存器堆(例如，存储基元)，其中所述寄存器堆的每一个读端口位于主数据存储基元之上或之下的独立晶片中。这在本发明中通过利用三维集成来实现，其中垂直堆叠多个有源电路层并采用垂直对准的互连将来自叠层中的一个叠层的器件连接至另一叠层中的另一器件。
-
公开(公告)号：CN101308839A
公开(公告)日：2008-11-19
申请号：CN200810095235.8
申请日：2008-05-05
Applicant: 国际商业机器公司
Abstract: 本发明涉及多端口CAM单元及其制造方法。提供了一种多端口CAM单元，其中基本上减小了增加传输距离的不利影响。利用三维集成获得本发明的多端口CAM单元，其中多个有源电路层被垂直堆叠并采用垂直对准的互连以将叠层中的一个叠层中的器件连接到另一叠层中的另一器件。通过垂直对准的互连垂直堆叠多个有源电路层，可以在主数据存储单元之上或之下的独立的层上实现所述多端口CAM的每个比较端口。这允许在与标准随机存储器(RAM)相同的面积足印内实现所述多端口CAM结构，从而最小化数据存取和匹配比较延迟。每个比较匹配线和数据位线具有与简单二维静态随机存储器(SRAM)单元阵列相关的长度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
