公开(公告)号：CN101160667A

公开(公告)日：2008-04-09

申请号：CN200680011974.3

申请日：2006-03-27

Applicant: 国际商业机器公司

Inventor： L·钱格 ,  S·纳拉西姆哈 ,  N·J·罗勒 ,  J·W·斯莱特

IPC: H01L29/94

CPC classification number: H01L27/1104 ,  G11C11/412 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1203 ,  H01L27/1207

Abstract: 本发明提供一种6T－SRAM半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的SRAM单元的功率和性能。

公开(公告)号：CN101160667B

公开(公告)日：2010-06-16

申请号：CN200680011974.3

申请日：2006-03-27

Applicant: 国际商业机器公司

Inventor： L·钱格 ,  S·纳拉西姆哈 ,  N·J·罗勒 ,  J·W·斯莱特

IPC: H01L29/94

CPC classification number: H01L27/1104 ,  G11C11/412 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1203 ,  H01L27/1207

Abstract: 本发明提供一种6T-SRAM半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的SRAM单元的功率和性能。