公开(公告)号：CN101887916A

公开(公告)日：2010-11-17

申请号：CN201010177469.4

申请日：2010-05-11

Applicant: 国际商业机器公司

Inventor： 袁骏 ,  D·奇丹巴尔拉奥 ,  方隼飞 ,  尹海洲 ,  梁玥 ,  余晓军

IPC: H01L29/78 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L21/28114 ,  H01L21/28132 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/6659 ,  H01L29/7835 ,  Y10S257/90

Abstract: 本发明涉及不对称半导体器件及其制造方法。提供一种半导体结构，其包括位于高k栅极电介质的表面上的不对称栅极叠层。所述不对称栅极叠层包括第一部分和第二部分，其中所述第一部分具有不同于所述第二部分的阈值电压。本发明的不对称栅极叠层的第一部分从下到上包括阈值电压调节材料和至少第一导电分隔物，而本发明的不对称栅极叠层的第二部分包括位于所述栅极电介质之上的至少第二导电分隔物。在一些实施例中，第二导电分隔物与下伏的高k栅极电介质直接接触，而在其中第一和第二导电分隔物由不同的导电材料构成的其他实施例中，第二导电分隔物的基部与阈值电压调节材料直接接触。

公开(公告)号：CN100505187C

公开(公告)日：2009-06-24

申请号：CN200680001430.9

申请日：2006-01-10

Applicant: 国际商业机器公司

Inventor： 骆志炯 ,  方隼飞 ,  朱慧珑

IPC: H01L21/336 ,  H01L29/76

CPC classification number: H01L29/4975 ,  H01L21/28097 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/7833

Abstract: 一种用于在FET器件中形成金属硅化物栅极的工艺，其中硅化物是自形成的(即，不需要单独的金属/硅反应步骤而形成)，且不需要硅材料的CMP或回蚀。第一层硅材料(3)(多晶硅或非晶硅)形成于栅极电介质(2)上；然后在上述第一层(3)上形成一层金属(4)，并在上述金属层(4)上形成第二层硅(5)。随后，实施高温(大于700℃)处理步骤，如源/漏激活退火；该步骤有效地通过金属与第一层内的硅反应在栅极电介质(2)上形成硅化物层(30)。可以实施第二高温处理步骤(如源/漏硅化)，有效地利用第二层(5)的硅形成第二硅化物层(50)。各层的厚度是这样的：在高温处理中，基本上第一层的全部和至少第二层的一部分被硅化物材料取代。因此，可以产生充分硅化的栅极结构。

公开(公告)号：CN100570860C

公开(公告)日：2009-12-16

申请号：CN200610146392.8

申请日：2006-11-09

Applicant: 国际商业机器公司 ,  三星电子株式会社 ,  特许半导体制造有限公司

Inventor： 方隼飞 ,  骆志炯 ,  郑阳伟 ,  尼沃·罗夫多 ,  金田中 ,  吴洪业

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823864 ,  H01L21/823807

Abstract: 公开了一种用于在包括nFET和pFET的半导体器件中提供双应力记忆技术的方法以及相关结构。本方法的一个实施例包括：在nFET上方形成张应力层且在pFET上方形成压应力层，进行退火以在半导体器件中记忆应力并去除应力层。压应力层可以包括使用高密度等离子体(HDP)淀积方法淀积的高应力氮化硅。退火步骤可以包括使用约400-1200℃的温度。高应力压缩氮化硅和/或退火温度确保在pFET中保持压应力记忆。

公开(公告)号：CN101233611A

公开(公告)日：2008-07-30

申请号：CN200680027442.9

申请日：2006-08-01

Applicant: 国际商业机器公司

Inventor： H·M·内伊费 ,  M·库玛尔 ,  方隼飞 ,  J·T·凯德齐尔斯基 ,  C·小卡布拉尔

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/4763 ,  H01L29/00

CPC classification number: H01L21/823835 ,  H01L21/823842 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 描述了一种MOSFET结构以及形成方法。所述方法包括：形成含金属层(56)，所述含金属层(56)厚得足以将在第一MOSFET型区域(40)中的半导体层(22)全转变为半导体金属合金，但仅厚得足以将第二MOSFET型区域(30)中的半导体层(20)部分转变为半导体金属合金。在一个实施方式中，在形成含金属层(56)之前，使第一MOSFET区域(40)中的栅叠层凹进，使得第一MOSFET半导体叠层的高度小于第二MOSFET半导体叠层的高度。在另一实施方式中，在转变工艺之前，相对于第二类型MOSFET区域(30)，使第一类型MOSFET区域(40)上方的含金属层(56)变薄。

公开(公告)号：CN1332427C

公开(公告)日：2007-08-15

申请号：CN200410032489.7

申请日：2004-04-09

Applicant: 因芬尼昂技术股份公司 ,  国际商业机器公司 ,  联华电子股份有限公司

Inventor： K·川恩达 ,  L·柯利文格尔 ,  A·考利 ,  方隼飞 ,  S·格利高 ,  A·H·西蒙 ,  T·斯布恩尔 ,  王允愈 ,  杨智超

IPC: H01L21/285 ,  H01L21/443

CPC classification number: H01L21/76844 ,  H01L21/76805 ,  H01L21/76838 ,  H01L21/76862 ,  H01L21/76865

Abstract: 本发明是提供一种在一单一沉积反应室中制造半导体装置的方法，而其中该半导体装置是具有一介电结构，而在该介电结构上是使用微影以及蚀刻技术而被选择性地图案化的互连结构。在溅镀蚀刻程序之前，该介电结构可藉由扩散阻障材质而被选择性地加以覆盖。此溅镀蚀刻程序是用于移除在底下的金属导体表面的原生氧化物，并且包括同时执行的方向性气体轰击以及中性金属沉积。扩散阻障材质亦可以被沉积进入该图案之中。

公开(公告)号：CN101069282B

公开(公告)日：2012-05-30

申请号：CN200580041421.8

申请日：2005-12-01

Applicant: 国际商业机器公司

Inventor： 方隼飞 ,  小希里尔·卡布莱尔 ,  切斯特·T.·齐奥波科夫斯基 ,  克里斯蒂安·拉沃伊 ,  克莱门特·H.·万

IPC: H01L21/8238

CPC classification number: H01L21/823835

Abstract: 一种只要求一个光刻层次的在CMOS器件中形成双重自对准全硅化栅极的方法，其中，所述方法包含：在半导体衬底(252)中形成具有第一阱区域(253)的第一类型的半导体器件(270)，在第一阱区域(253)中形成第一源极/漏极硅化物区域(266)，和形成与第一源极/漏极硅化物区域(266)隔离的第一类型的栅极(263)；在半导体衬底(252)中形成具有第二阱区域(254)的第二类型的半导体器件(280)，在第二阱区域(254)中形成第二源极/漏极硅化物区域(256)，和形成与第二源极/漏极硅化物区域(256)隔离的第二类型的栅极(258)；在第二类型的半导体器件(280)上选择性地形成第一金属层(218)；只在第二类型的栅极(258)上执行第一全硅化(FUSI)栅极形成；在第一和第二类型的半导体器件(270、280)上淀积第二金属层(275)；和只在第一类型的栅极(263)上执行第二FUSI栅极形成。

公开(公告)号：CN101136371B

公开(公告)日：2010-06-09

申请号：CN200710136408.1

申请日：2007-07-16

Applicant: 国际商业机器公司 ,  英芬能技术北美公司

Inventor： 托马斯·W.·戴尔 ,  方隼飞 ,  阎江

IPC: H01L21/8238 ,  H01L21/84 ,  H01L27/092 ,  H01L27/12

CPC classification number: H01L21/76829 ,  H01L21/823807 ,  H01L29/7843

Abstract: 一种形成覆盖第一和第二组半导体器件的双段衬垫的方法。该方法包括形成第一衬垫以及其的顶部上的第一保护层，第一衬垫覆盖第一组半导体器件；形成第二衬垫，第二衬垫具有覆盖第一保护层的第一部分、过渡部分以及覆盖第二组半导体器件的第二部分，第二部分通过过渡部分与第一衬垫自对准；在第二衬垫的第二部分的顶部上形成第二保护层；去除第二衬垫的第一部分以及过渡部分的至少一部分；以及获得包括第一衬垫、第二衬垫的过渡部分和第二部分的双段衬垫。还提供了具有根据本发明的一种实施方案而形成的自对准双段衬垫的半导体结构。

公开(公告)号：CN101136371A

公开(公告)日：2008-03-05

申请号：CN200710136408.1

申请日：2007-07-16

Applicant: 国际商业机器公司 ,  英芬能技术北美公司

Inventor： 托马斯·W.·戴尔 ,  方隼飞 ,  阎江

IPC: H01L21/8238 ,  H01L21/84 ,  H01L27/092 ,  H01L27/12

CPC classification number: H01L21/76829 ,  H01L21/823807 ,  H01L29/7843

Abstract: 一种形成覆盖第一和第二组半导体器件的双段衬垫的方法。该方法包括形成第一衬垫以及其的顶部上的第一保护层，第一衬垫覆盖第一组半导体器件；形成第二衬垫，第二衬垫具有覆盖第一保护层的第一部分、过渡部分以及覆盖第二组半导体器件的第二部分，第二部分通过过渡部分与第一衬垫自对准；在第二衬垫的第二部分的顶部上形成第二保护层；去除第二衬垫的第一部分以及过渡部分的至少一部分；以及获得包括第一衬垫、第二衬垫的过渡部分和第二部分的双段衬垫。还提供了具有根据本发明的一种实施方案而形成的自对准双段衬垫的半导体结构。

公开(公告)号：CN101887916B

公开(公告)日：2014-06-04

申请号：CN201010177469.4

申请日：2010-05-11

Applicant: 国际商业机器公司

Inventor： 袁骏 ,  D·奇丹巴尔拉奥 ,  方隼飞 ,  尹海洲 ,  梁玥 ,  余晓军

IPC: H01L29/78 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L21/28114 ,  H01L21/28132 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/6659 ,  H01L29/7835 ,  Y10S257/90

Abstract: 本发明涉及不对称半导体器件及其制造方法。提供一种半导体结构，其包括位于高k栅极电介质的表面上的不对称栅极叠层。所述不对称栅极叠层包括第一部分和第二部分，其中所述第一部分具有不同于所述第二部分的阈值电压。本发明的不对称栅极叠层的第一部分从下到上包括阈值电压调节材料和至少第一导电分隔物，而本发明的不对称栅极叠层的第二部分包括位于所述栅极电介质之上的至少第二导电分隔物。在一些实施例中，第二导电分隔物与下伏的高k栅极电介质直接接触，而在其中第一和第二导电分隔物由不同的导电材料构成的其他实施例中，第二导电分隔物的基部与阈值电压调节材料直接接触。

公开(公告)号：CN101432860A

公开(公告)日：2009-05-13

申请号：CN200780015617.9

申请日：2007-04-10

Applicant: 国际商业机器公司

Inventor： 方隼飞 ,  伦道夫·F·克纳尔 ,  马哈德瓦尔耶·克里施南 ,  克里斯琴·拉沃伊 ,  雷内·T·莫 ,  巴拉萨拉曼兰·普拉纳萨蒂哈兰 ,  杰伊·W·斯特拉尼

IPC: H01L21/44 ,  C23F1/00

CPC classification number: H01L21/28518 ,  C23F1/28 ,  C23F1/30 ,  C23F1/44

Abstract: 一种用于在通过暴露的电介质区彼此间隔开的至少两个含硅半导体区上形成自对准金属硅化物接触的方法。这样形成的每个自对准金属硅化物接触至少包括镍硅化物和铂硅化物并具有基本光滑的表面，暴露的电介质区基本没有金属和金属硅化物。镍或镍合金沉积之后接着进行低温退火、镍蚀刻、高温退火和王水蚀刻。