-
公开(公告)号：CN101026157B
公开(公告)日：2010-08-11
申请号：CN200710008138.6
申请日：2007-01-26
Applicant: 国际商业机器公司
Inventor： 道格拉斯·D·库尔鲍 , 阿尼尔·K·钦撒金迪 , 基思·E·唐斯 , 埃比尼泽·E·埃香 , 约翰·E·弗洛基 , 海迪·L·格里尔 , 罗伯特·M·拉塞尔 , 安东尼·K·斯坦珀 , 库纳尔·韦德
CPC classification number: H01L29/8605 , H01L27/0802 , H01L28/20
Abstract: 本发明提供了一种包括具有改进的控制的掩埋电阻器的半导体结构，其中该电阻器制作于也存在于该衬底内的阱区下方的半导体衬底区域内。根据本发明，该发明结构包括：半导体衬底，至少包含阱区；以及掩埋电阻器，位于所述阱区下方的半导体衬底区域内。本发明还提供了一种该结构的制作方法，其中使用深离子注入工艺形成该掩埋电阻器，使用浅离子注入工艺形成该阱区。
-
公开(公告)号：CN101401273A
公开(公告)日：2009-04-01
申请号：CN200780009140.3
申请日：2007-03-30
Applicant: 国际商业机器公司
IPC: H02H9/00
CPC classification number: H01L21/84 , H01L21/823807 , H01L21/823878 , H01L27/0251 , H01L27/0629 , H01L27/1203 , H01L27/1207
Abstract: 一种包括CMOS结构的芯片，该CMOS结构具有设置在半导体衬底(50)的第一区域(24)中的体器件(20)，该第一区域与在其下的衬底的体区域(18)相导通，第一区域(24)和体区域(20)具有第一晶向。SOI器件(10)设置在通过掩埋介电层(16)与衬底的体区域分离的绝缘体上半导体(“SOI”)层(14)中，该SOI层具有不同于第一晶向的晶向。在一个示例中，该体器件包括p型场效应晶体管(“PFET”)，SOI器件包括n型场效应晶体管(“NFET”)。可替换地，该体器件能够包括NFET，SOI器件能够包括PFET。当SOI器件具有与体器件的栅导体(21)相导通的栅导体(11)时，电荷损伤能发生到SOI器件，除非存在与体区域反向偏置导通的二极管。当栅导体上的电压或SOI器件的源或漏区域上的电压超过二极管的击穿电压时，二极管能将放电电流传导到体区域。
-
Patent Agency Ranking
公开(公告)号：CN101443903B
公开(公告)日：2013-04-24
申请号：CN200780017300.9
申请日：2007-05-16
Applicant: 国际商业机器公司
IPC: H01L23/00
CPC classification number: H01L25/0657 , H01L21/76895 , H01L23/481 , H01L23/522 , H01L23/5329 , H01L25/50 , H01L27/0688 , H01L2225/06513 , H01L2225/06527 , H01L2924/0002 , H01L2924/00
Abstract: 半导体结构及该结构的制作方法。该方法包括将背面硅(110A和110B)分别从两个绝缘体上硅晶片(110A和100B)移除并采用掩埋氧化物层(115)将它们背对背结合，该两个绝缘体上硅晶片(110A和100B)分别具有形成在其中的器件(130A和130B)。然后至下晶片(100A)中的器件(130A)的接触(210)形成在上晶片(100B)中，并且布线级(170)形成在上晶片(100B)上。下晶片(100A)可以包括布线级(170)。下晶片(100A)可以包括接触的焊盘垫(230)。至下晶片(100A)的硅层(120)的接触可以被硅化。
-
公开(公告)号：CN101443903A
公开(公告)日：2009-05-27
申请号：CN200780017300.9
申请日：2007-05-16
Applicant: 国际商业机器公司
IPC: H01L23/00
CPC classification number: H01L25/0657 , H01L21/76895 , H01L23/481 , H01L23/522 , H01L23/5329 , H01L25/50 , H01L27/0688 , H01L2225/06513 , H01L2225/06527 , H01L2924/0002 , H01L2924/00
Abstract: 半导体结构及该结构的制作方法。该方法包括将背面硅(110A和110B)分别从两个绝缘体上硅晶片(110A和100B)移除并采用掩埋氧化物层(115)将它们背对背结合，该两个绝缘体上硅晶片(110A和100B)分别具有形成在其中的器件(130A和130B)。然后至下晶片(100A)中的器件(130A)的接触(210)形成在上晶片(100B)中，并且布线级(170)形成在上晶片(100B)上。下晶片(100A)可以包括布线级(170)。下晶片(100A)可以包括接触的焊盘垫(230)。至下晶片(100A)的硅层(120)的接触可以被硅化。
-
公开(公告)号：CN100461352C
公开(公告)日：2009-02-11
申请号：CN02827172.6
申请日：2002-11-22
Applicant: 国际商业机器公司 , 因菲尼奥恩技术股份公司
Inventor： 陈自强 , 布雷特·H·恩格尔 , 约翰·A·菲茨西蒙斯 , 特伦斯·凯恩 , 内夫塔利·E·勒斯蒂格 , 安·麦克唐纳 , 文森特·麦加海 , 徐顺天 , 安东尼·K·斯坦珀 , 王允愈 , 厄尔德姆·卡尔塔利奥格鲁
CPC classification number: H01L21/76834 , H01L21/76801 , H01L21/76807 , H01L21/76832 , H01L23/5226 , H01L23/53228 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 公开了一种改进的后端连线(BEOL)金属化结构。该结构包括双层扩散阻挡层或帽层，其中优选用高密度等离子体化学汽相淀积(HDP CVD)工艺淀积的介电材料形成第一帽层(116，123)，并且优选用等离子体增强化学汽相淀积(PE CVD)工艺淀积的介电材料形成第二帽层(117，124)。还公开了一种用于形成BEOL金属化结构的方法。本发明特别有利于含有用于层间介电(ILD)的低-k介电材料和用于导体的铜的互连结构。
-
公开(公告)号：CN101026157A
公开(公告)日：2007-08-29
申请号：CN200710008138.6
申请日：2007-01-26
Applicant: 国际商业机器公司
Inventor： 道格拉斯·D·库尔鲍 , 阿尼尔·K·钦撒金迪 , 基思·E·唐斯 , 埃比尼泽·E·埃香 , 约翰·E·弗洛基 , 海迪·L·格里尔 , 罗伯特·M·拉塞尔 , 安东尼·K·斯坦珀 , 库纳尔·韦德
CPC classification number: H01L29/8605 , H01L27/0802 , H01L28/20
Abstract: 本发明提供了一种包括具有改进的控制的掩埋电阻器的半导体结构，其中该电阻器制作于也存在于该衬底内的阱区下方的半导体衬底区域内。根据本发明，该发明结构包括：半导体衬底，至少包含阱区；以及掩埋电阻器，位于所述阱区下方的半导体衬底区域内。本发明还提供了一种该结构的制作方法，其中使用深离子注入工艺形成该掩埋电阻器，使用浅离子注入工艺形成该阱区。
-
公开(公告)号：CN1672250A
公开(公告)日：2005-09-21
申请号：CN02827172.6
申请日：2002-11-22
Applicant: 国际商业机器公司 , 因菲尼奥恩技术股份公司
Inventor： 陈自强 , 布雷特·H·恩格尔 , 约翰·A·菲茨西蒙斯 , 特伦斯·凯恩 , 内夫塔利·E·勒斯蒂格 , 安·麦克唐纳 , 文森特·麦加海 , 徐顺天 , 安东尼·K·斯坦珀 , 王允愈 , 厄尔德姆·卡尔塔利奥格鲁
CPC classification number: H01L21/76834 , H01L21/76801 , H01L21/76807 , H01L21/76832 , H01L23/5226 , H01L23/53228 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 公开了一种改进的后端连线(BEOL)金属化结构。该结构包括双层扩散阻挡层或帽层，其中优选用高密度等离子体化学汽相淀积(HDP CVD)工艺淀积的介电材料形成第一帽层(116，123)，并且优选用等离子体增强化学汽相淀积(PE CVD)工艺淀积的介电材料形成第二帽层(117，124)。还公开了一种用于形成BEOL金属化结构的方法。本发明特别有利于含有用于层间介电(ILD)的低－k介电材料和用于导体的铜的互连结构。
-
-
-
-
-
-
Search Results
7
records
(took 0.016 seconds)
