-
公开(公告)号：CN102803575B
公开(公告)日：2016-02-03
申请号：CN201080027238.3
申请日：2010-06-07
Applicant: 吉坤日矿日石金属株式会社
Inventor： 神永贤吾
CPC classification number: H05K3/384 , B32B15/01 , C25D5/12 , C25D5/14 , C25D5/50 , C25D7/0614 , H05K1/09 , H05K2201/0154 , H05K2201/0355 , H05K2203/0723 , Y10T428/12556 , Y10T428/12792 , Y10T428/12854
Abstract: 本发明涉及一种铜箔，其在由电解铜箔或压延铜箔构成的铜箔上，具备含有镍和锌的镀层，并且在该含有镍和锌的镀层上具备铬镀层，其特征在于，含有镍和锌的镀层中的锌包含锌氧化物和金属锌，该锌氧化物和金属锌中的金属锌的比率为50％以下。本发明涉及用于形成聚酰亚胺类树脂层的柔性印刷板用的铜箔，特别是提供适合于柔性印刷板的铜箔，其中，铜箔与聚酰亚胺类树脂层之间的胶粘强度优良，具有耐酸性和耐镀锡液性，同时剥离强度高，具有良好的蚀刻性和光泽度，并且可以实现布线的精细图案化。
-
公开(公告)号：CN102301838A
公开(公告)日：2011-12-28
申请号：CN201080005933.X
申请日：2010-01-21
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: H05K1/09 , B32B15/018 , C23C26/00 , C23C28/021 , C23C28/023 , C23C28/025 , C23C30/00 , C23F1/18 , H05K3/0073 , H05K3/06 , H05K2201/0338 , H05K2201/0355 , Y10T428/12438
Abstract: 本发明提供一种电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面侧形成的蚀刻速度比铜低的包含铂族、金、银中的任意一种以上的金属的层或者以它们为主成分的合金的层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成电路宽度均匀的目标电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
-
公开(公告)号：CN105578776A
公开(公告)日：2016-05-11
申请号：CN201610048388.1
申请日：2009-12-22
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: C23F1/18 , B32B15/01 , C23C22/24 , C23F1/02 , C23F1/28 , C25D3/562 , C25D5/12 , C25D5/48 , C25D7/0614 , H05K3/06 , H05K3/067 , H05K3/384 , H05K2201/0338 , H05K2201/0355 , H05K2203/0723 , Y10T428/12229 , Y10T428/31678
Abstract: 本发明涉及电子电路用的压延铜箔或电解铜箔以及使用它们形成电子电路的方法。本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌。本发明的课题在于，在通过蚀刻覆铜箔层压板的铜箔进行电路形成时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能缩短通过蚀刻形成电路的时间，并且可以尽力减小镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
-
公开(公告)号：CN102725892A
公开(公告)日：2012-10-10
申请号：CN201180006995.7
申请日：2011-01-19
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: C25D5/34 , C25D3/562 , C25D3/565 , C25D3/58 , C25D5/10 , C25D5/48 , C25D9/04 , H01M4/661 , H01M2004/021 , Y10T29/49108
Abstract: 一种二次电池负极集电体用铜箔，为在压延铜合金箔的正反两面上实施了粗化处理的铜箔，其特征在于，所述正反两面的通过激光显微镜测定得到的平均表面粗糙度Ra为0.04~0.20μm，设利用激光显微镜测定粗化处理面的表面时的三维表面积为（A）、设作为进行该三维表面积测定时的投影面积的二维面积为（B）、设（A）/（B）=（C）的计算值为（C）时，并且设利用激光显微镜测定未粗化处理的压延铜箔和铜合金箔的表面时的三维表面积为（A’）、设作为进行该三维表面积测定时的投影面积的二维面积为（B’）、设（A’）/（B’）=（C’）的计算值为（C’）时，为1.0
-
公开(公告)号：CN102301838B
公开(公告)日：2015-12-09
申请号：CN201080005933.X
申请日：2010-01-21
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: H05K1/09 , B32B15/018 , C23C26/00 , C23C28/021 , C23C28/023 , C23C28/025 , C23C30/00 , C23F1/18 , H05K3/0073 , H05K3/06 , H05K2201/0338 , H05K2201/0355 , Y10T428/12438
Abstract: 本发明提供一种电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面侧形成的蚀刻速度比铜低的包含铂族、金、银中的任意一种以上的金属的层或者以它们为主成分的合金的层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成电路宽度均匀的目标电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
-
Patent Agency Ranking
公开(公告)号：CN102265710B
公开(公告)日：2014-04-30
申请号：CN200980152809.3
申请日：2009-12-22
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: C23C30/00 , B32B15/01 , B32B15/20 , B32B2307/306 , B32B2307/406 , B32B2307/50 , B32B2307/732 , B32B2457/08 , C22C9/00 , C23C22/05 , C23F1/02 , C25D1/04 , C25D5/022 , C25D5/12 , C25D7/0614 , H05K3/06 , H05K3/067 , H05K3/384 , H05K2201/0338 , H05K2201/0355 , H05K2203/0723 , Y10T428/12438 , Y10T428/12514 , Y10T428/12569 , Y10T428/12583 , Y10T428/1259 , Y10T428/12611 , Y10T428/1266 , Y10T428/12792 , Y10T428/12847 , Y10T428/12861 , Y10T428/1291 , Y10T428/12944 , Y10T428/273
Abstract: 本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面侧形成的包含锌或锌合金或它们的氧化物的耐热层、以及在该耐热层上形成的作为蚀刻速度比铜低的金属或合金的镍或镍合金层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
-
公开(公告)号：CN102714915B
公开(公告)日：2015-01-28
申请号：CN201180006089.7
申请日：2011-01-07
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: H05K1/09 , B32B15/04 , B32B15/20 , C23C18/1651 , C23C18/1653 , C25D5/10 , C25D7/0614 , H05K3/06 , H05K2201/0154 , H05K2201/0338 , H05K2201/0355 , Y10T428/12542 , Y10T428/12569
Abstract: 本发明涉及一种电子电路，其为由在树脂基板的单面或两面形成的铜或铜合金层（A）、在该（A）层上的一部分或者全部区域上形成的铜或铜合金镀层（B）、在所述（B）层上的一部分或者全部区域上形成的对铜蚀刻液的蚀刻速度比铜慢的镀层（C）以及在该层（C）上形成的0.05μm以上且小于1μm的铜或铜合金镀层（D）构成的层叠体，其特征在于，包含将所述（A）层、（B）层、（C）层和（D）层的层叠部的一部分蚀刻到树脂基板表面而除去从而形成的铜电路。本发明的课题在于提高图案形成中的蚀刻中，防止短路或电路宽度不合格的产生。
-
公开(公告)号：CN102803575A
公开(公告)日：2012-11-28
申请号：CN201080027238.3
申请日：2010-06-07
Applicant: 吉坤日矿日石金属株式会社
Inventor： 神永贤吾
CPC classification number: H05K3/384 , B32B15/01 , C25D5/12 , C25D5/14 , C25D5/50 , C25D7/0614 , H05K1/09 , H05K2201/0154 , H05K2201/0355 , H05K2203/0723 , Y10T428/12556 , Y10T428/12792 , Y10T428/12854
Abstract: 本发明涉及一种铜箔，其在由电解铜箔或压延铜箔构成的铜箔上，具备含有镍和锌的镀层，并且在该含有镍和锌的镀层上具备铬镀层，其特征在于，含有镍和锌的镀层中的锌包含锌氧化物和金属锌，该锌氧化物和金属锌中的金属锌的比率为50％以下。本发明涉及用于形成聚酰亚胺类树脂层的柔性印刷板用的铜箔，特别是提供适合于柔性印刷板的铜箔，其中，铜箔与聚酰亚胺类树脂层之间的胶粘强度优良，具有耐酸性和耐镀锡液性，同时剥离强度高，具有良好的蚀刻性和光泽度，并且可以实现布线的精细图案化。
-
公开(公告)号：CN102714915A
公开(公告)日：2012-10-03
申请号：CN201180006089.7
申请日：2011-01-07
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: H05K1/09 , B32B15/04 , B32B15/20 , C23C18/1651 , C23C18/1653 , C25D5/10 , C25D7/0614 , H05K3/06 , H05K2201/0154 , H05K2201/0338 , H05K2201/0355 , Y10T428/12542 , Y10T428/12569
Abstract: 本发明涉及一种电子电路，其为由在树脂基板的单面或两面形成的铜或铜合金层（A）、在该（A）层上的一部分或者全部区域上形成的铜或铜合金镀层（B）、在所述（B）层上的一部分或者全部区域上形成的对铜蚀刻液的蚀刻速度比铜慢的镀层（C）以及在该层（C）上形成的0.05μm以上且小于1μm的铜或铜合金镀层（D）构成的层叠体，其特征在于，包含将所述（A）层、（B）层、（C）层和（D）层的层叠部的一部分蚀刻到树脂基板表面而除去从而形成的铜电路。本发明的课题在于提高图案形成中的蚀刻中，防止短路或电路宽度不合格的产生。
-
公开(公告)号：CN102265711A
公开(公告)日：2011-11-30
申请号：CN200980152812.5
申请日：2009-12-22
Applicant: 吉坤日矿日石金属株式会社
CPC classification number: C23F1/02 , B32B15/01 , B32B15/018 , C22C9/00 , C23C22/05 , C23C28/00 , C23C28/021 , C23C28/023 , C23C28/025 , C23C28/321 , C23C28/322 , C23C28/3225 , C23C28/345 , C25D1/04 , C25D5/022 , C25D5/12 , C25D7/0614 , H05K1/09 , H05K3/06 , H05K3/067 , H05K3/384 , H05K2201/0338 , H05K2201/0355 , H05K2203/0723 , Y10T428/12438 , Y10T428/12493 , Y10T428/12514 , Y10T428/12535 , Y10T428/12792 , Y10T428/12861 , Y10T428/12882 , Y10T428/1291 , Y10T428/24917
Abstract: 本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面一侧形成的蚀刻速度比铜低的镍或镍合金层以及在该镍或镍合金层上形成的包含锌或锌合金或它们的氧化物的耐热层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.032 seconds)
