公开(公告)号：CN109216177A

公开(公告)日：2019-01-15

申请号：CN201810273855.X

申请日：2018-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑安皓 ,  郭舫廷

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明的实施例涉及提供包括栅极电介质的高压晶体管(HVT)的方法和结构，其中，在设置在衬底内的沟槽内设置栅极电介质的至少部分。在一些方面，可以通过沟槽深度来控制栅极氧化物厚度。通过提供具有形成在沟槽内的栅极电介质的HVT，本发明的实施例提供了形成在相同的衬底上的彼此大致共面的HVT的顶部栅极堆叠件表面和低压晶体管(LVT)的顶部栅极堆叠件表面，同时为HVT提供了厚的栅极氧化物。此外，因为HVT的顶部栅极堆叠件表面和LVT的顶部栅极堆叠件表面大致彼此共面，所以可以避免过度抛光HVT栅极堆叠件。

公开(公告)号：CN109216177B

公开(公告)日：2022-06-24

申请号：CN201810273855.X

申请日：2018-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑安皓 ,  郭舫廷

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明的实施例涉及提供包括栅极电介质的高压晶体管(HVT)的方法和结构，其中，在设置在衬底内的沟槽内设置栅极电介质的至少部分。在一些方面，可以通过沟槽深度来控制栅极氧化物厚度。通过提供具有形成在沟槽内的栅极电介质的HVT，本发明的实施例提供了形成在相同的衬底上的彼此大致共面的HVT的顶部栅极堆叠件表面和低压晶体管(LVT)的顶部栅极堆叠件表面，同时为HVT提供了厚的栅极氧化物。此外，因为HVT的顶部栅极堆叠件表面和LVT的顶部栅极堆叠件表面大致彼此共面，所以可以避免过度抛光HVT栅极堆叠件。

公开(公告)号：CN114464618A

公开(公告)日：2022-05-10

申请号：CN202210027212.3

申请日：2022-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴铠齐 ,  高境鸿 ,  康孟意 ,  郭舫廷

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了一种具有有源器件单元阵列和伪器件单元阵列的集成电路(IC)及其制造方法。IC包括衬底、有源器件单元和伪器件单元。有源器件单元包括设置在衬底上或衬底内的第一导电类型的源极/漏极(S/D)区域的阵列和设置在衬底上的具有第一栅极填充材料的栅极结构的阵列。伪器件单元包括设置在衬底上或衬底内的第一导电类型的源极/漏极区域的第一阵列、设置在衬底上或衬底内的第二导电类型的源极/漏极区域的第二阵列以及设置在衬底上的双栅极结构的阵列。每个双栅极结构包括第一栅极填充材料和与第一栅极填充材料不同的第二栅极填充材料。

公开(公告)号：CN107437558A

公开(公告)日：2017-12-05

申请号：CN201710299656.1

申请日：2017-05-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁其翔 ,  黄崎峰 ,  蔡辅桓 ,  郭舫廷 ,  何孟昌 ,  魏佑霖

IPC: H01L29/06 ,  H01L29/423

CPC classification number: H01L27/14603 ,  H01L27/0733 ,  H01L27/14614 ,  H01L27/1463 ,  H01L27/14689 ,  H01L29/66174 ,  H01L29/93 ,  H01L29/0649 ,  H01L29/42356

Abstract: 一种低噪声装置包括隔离特征，所述隔离特征位于衬底中。所述低噪声装置进一步包括栅极堆叠，所述栅极堆叠位于所述衬底中的沟道的上方。所述栅极堆叠包括栅极介电层以及栅极电极，所述栅极介电层延伸于所述隔离特征的一部分的上方，所述栅极电极位于所述栅极介电层的上方。所述低噪声装置进一步包括电荷陷获减少结构，所述电荷陷获减少结构相邻于所述隔离特征。所述电荷陷获减少结构被配置用以减少与所述隔离特征与所述沟道之间的界面相邻的电荷载流子的数目。

公开(公告)号：CN119300458A

公开(公告)日：2025-01-10

申请号：CN202411279581.7

申请日：2024-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨杰甯 ,  丁乃馨 ,  郭舫廷 ,  谢炳邦

IPC: H10D84/80 ,  H10D1/40

Abstract: 描述了半导体器件结构及其形成方法。该半导体器件结构包括设置在有源器件区中的衬底上方的第一栅极结构、设置在无源器件区中的衬底上方的绝缘材料、设置在无源器件区中的绝缘材料上方的电阻器结构、电连接到电阻器结构的第一导电接触件、设置在电阻器结构上方的第二导电接触件以及与第二导电接触件和电阻器结构接触的介电层。

公开(公告)号：CN115527934A

公开(公告)日：2022-12-27

申请号：CN202210054468.3

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑安皓 ,  郭舫廷 ,  陈彦羽

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开提供一种半导体结构和其形成方法。半导体结构包括基板，基板含有在基板的第一区域中的第一主动区域和基板的第二区域中的第二主动区域。半导体结构包括第一主动区域上方的多个第一栅极结构，各个第一栅极结构包括具有第一高介电常数栅极介电质和第一栅极电极的第一栅极堆叠以及环绕第一栅极堆叠的第一栅极间隔物。半导体结构包括第二主动区域上方的多个第二栅极结构，各个第二栅极结构包括具有第二高介电常数栅极介电质和第二栅极电极的第二栅极堆叠以及环绕第二栅极堆叠的第二栅极间隔物。至少一部分的第二栅极电极包括掺杂剂。

公开(公告)号：CN113053857A

公开(公告)日：2021-06-29

申请号：CN202110035145.5

申请日：2021-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑安皓 ,  郭舫廷 ,  陈彦羽

IPC: H01L23/64 ,  H01L49/02 ,  H01L23/522

Abstract: 本发明针对用于制造具有金属电极的MiM电容器结构的方法，金属电极具有富氮金属氮化物层。该方法包括在设置在衬底上的第一互连层上沉积第一电极双层，其中第一电极双层包括具有不同氮浓度的第一层和第二层。该方法还包括在第一电极双层上沉积介电层，以及在第一互连层上沉积第二电极双层，其中第二电极包括具有不同氮浓度的第三层和第四层。该方法还包括图案化第一电极双层、介电层和第二电极双层以在第一互连层上形成电容器结构。本发明的实施例还涉及半导体结构及其形成方法。