公开(公告)号：CN114464618A

公开(公告)日：2022-05-10

申请号：CN202210027212.3

申请日：2022-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴铠齐 ,  高境鸿 ,  康孟意 ,  郭舫廷

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了一种具有有源器件单元阵列和伪器件单元阵列的集成电路(IC)及其制造方法。IC包括衬底、有源器件单元和伪器件单元。有源器件单元包括设置在衬底上或衬底内的第一导电类型的源极/漏极(S/D)区域的阵列和设置在衬底上的具有第一栅极填充材料的栅极结构的阵列。伪器件单元包括设置在衬底上或衬底内的第一导电类型的源极/漏极区域的第一阵列、设置在衬底上或衬底内的第二导电类型的源极/漏极区域的第二阵列以及设置在衬底上的双栅极结构的阵列。每个双栅极结构包括第一栅极填充材料和与第一栅极填充材料不同的第二栅极填充材料。

公开(公告)号：CN118898227A

公开(公告)日：2024-11-05

申请号：CN202410550337.3

申请日：2024-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑安皓 ,  余科京 ,  康孟意 ,  林彦良 ,  李情 ,  陈碧子

IPC: G06F30/392 ,  G06F115/08

Abstract: 提供了一种小虚设栅极特征图案插入方法与应用此方法的集成电路。该方法包含以下步骤：识别一集成电路中的一第一智慧财产(IP)区块及一第二IP区块；识别该第一IP区块与该第二IP区块之间的一小边界区，其中该小边界区在一第一水平方向上具有一宽度，且该宽度在一小边界区尺寸下限与一小边界区尺寸上限之间；及将至少一个小虚设栅极特征图案插入于该小边界区中。

公开(公告)号：CN115863350A

公开(公告)日：2023-03-28

申请号：CN202210964167.4

申请日：2022-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈重磊 ,  郑安皓 ,  康孟意 ,  林彦良

IPC: H01L27/12 ,  H01L21/762

Abstract: 半导体器件包括第一硅层。半导体器件包括嵌入在第一硅层中的多个第一埋氧层。半导体器件包括设置在多个第一埋氧层上方的第二硅层。多个第一埋氧层和第二硅层之间的垂直距离分别不同。本申请的实施例还涉及用于制造半导体器件的方法。

公开(公告)号：CN220753440U

公开(公告)日：2024-04-09

申请号：CN202322124986.0

申请日：2023-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈重磊 ,  郑安皓 ,  康孟意 ,  林彦良

IPC: H01L29/94

Abstract: 一种电容装置、以及半导体装置，电容装置包含半导体基材与凹槽在半导体基材中。绝缘结构设在凹槽中。电容装置也包含半导体柱从半导体基材凸伸，且绝缘结构围绕半导体柱。单晶半导体区设在半导体柱上，且绝缘结构围绕半导体柱以形成电容装置的底板。电容装置包含电容介电层设在底板上以及顶板设在电容介电层上。