诊断系统、集成电路设计布局及物理集成电路实施的方法

    公开(公告)号:CN106897477B

    公开(公告)日:2021-02-19

    申请号:CN201611157792.9

    申请日:2016-12-15

    Abstract: 一种诊断系统包括位置提取器、文件生成器和芯片诊断工具。位置提取器被设置成根据标注知识产权设计布局中的至少一个部件的至少一个标记文本,提取集成电路设计布局的知识产权设计布局中的至少一个部件的至少一个坐标。文件生成器被设置成根据至少的坐标生成格式文件。芯片诊断工具被设置成扫描物理集成电路中的物理知识产权电路,以根据格式文件确定物理知识产权电路中的缺陷部件。物理知识产权电路对应于知识产权设计布局,并且物理集成电路对应于集成电路设计布局。本发明还提供了基于集成电路(IC)设计布局实施的方法以及基于物理集成电路(IC)实施的方法。

    用以产生与放大差动信号的电路与方法

    公开(公告)号:CN102340285A

    公开(公告)日:2012-02-01

    申请号:CN201110068092.3

    申请日:2011-03-18

    CPC classification number: G11C7/067 G11C7/065

    Abstract: 本发明公开了一种用以产生与放大差动信号的电路与方法。关于电路的一些实施例包含:第一左晶体管,其具有第一左汲极、第一左闸极和第一左源极;第二左晶体管,其具有第二左汲极、第二左闸极、和第二左源极;第三左晶体管,其具有第三左汲极、第三左闸极和第三左源极;第一右晶体管,其具有第一右汲极、第一右闸极和第一右源极;第二右晶体管,其具有第二右汲极、第二右闸极和第二右源极;第三右晶体管,其具有第三右汲极、第三右闸极和第三右源极;左节点,其是电性耦接第一左汲极、第二左汲极、第二左闸极、第三右闸极和第三左汲极;以及右节点,其是电性耦接第一右汲极、第二右汲极、第二右闸极、第三左闸极和第三右汲极。

    字线追踪系统
    4.
    发明授权

    公开(公告)号:CN101587741B

    公开(公告)日:2011-12-07

    申请号:CN200910134149.8

    申请日:2009-04-13

    CPC classification number: G11C11/18 G11C11/413

    Abstract: 一种字线追踪系统,包括行空白的存储器单元、自我时序产生器、电压至电流转换器、电流至电压转换器与线。空白的存储器单元行与一行或多行普通的存储器单元具有大体相同的结构,并包括具有相对的第一末端与第二末端的空白字线,其中第一末端耦接至空白字线驱动器。自我时序产生器用以接收时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号同步的脉冲信号,以及具有第一端点用以接收反馈信号并用以决定脉冲信号的下降沿。电压至电流转换器耦接至第二末端。电流至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电流至电压转换器。本发明可有效解决现有技术存在的问题,在字线的远端仍可维持适当的脉冲宽度,不会最后造成功能失效。

    提供用于解决垂直双位故障的行冗余

    公开(公告)号:CN102682836A

    公开(公告)日:2012-09-19

    申请号:CN201110399964.4

    申请日:2011-12-02

    CPC classification number: G11C29/846

    Abstract: 本发明提供用于解决垂直双位故障的行冗余的方案,具体地,公开了一种电路,包括被配置为存储第一行地址的故障地址寄存器,连接到故障地址寄存器的行地址修改器,其中,行地址修改器被配置为修改从故障地址寄存器接收到的第一行地址,从而生成第二行地址。第一比较器被配置为接收和比较第一行地址和第三行地址。第二比较器被配置为接收和比较第二行地址和第三行地址。第一行地址和第二行地址是存储器中的故障行地址。

    字符线译码器、内存装置与其电路布局的布置方法

    公开(公告)号:CN102339639A

    公开(公告)日:2012-02-01

    申请号:CN201010538947.X

    申请日:2010-11-05

    CPC classification number: G11C8/10 G11C11/413

    Abstract: 本发明提供一种字符线译码器、内存装置与其电路布局的布置方法。字符线译码器包含驱动电路、字符线、主要输入线、次要输入线、区域译码线、译码线与丛集译码线。在此布置方法中,首先提供驱动器丛集,其包含驱动电路,每一驱动电路的输出是提供字符线中的相应字符线。接着,分别提供第一和第二译码信号于第一和第二译码在线,第一译码线是用以选择驱动器丛集中的一者,而第二译码线是用以在被选出的驱动器丛集中,选择驱动电路的一者。然后,提供以第一方向来排列的输入线。接着,提供区域译码线,其是透过输入线的相应一者来耦接至相应驱动器丛集的驱动电路。然后,提供以第一方向来排列的第三译码线,其是耦接至相应区域译码线以及第一译码线的一者。

    静态随机存取内存宏及用以操作其的方法

    公开(公告)号:CN102148056A

    公开(公告)日:2011-08-10

    申请号:CN201010228343.5

    申请日:2010-07-08

    CPC classification number: G11C7/00 G11C8/08

    Abstract: 本发明揭露一种静态随机存取内存(static random access memory,SRAM)宏及用以操作其的方法,静态随机存取内存宏包含:一第一电源电压;和一第二电源电压,其不同于该第一电源电压。一预充电控制器,其连接至该第二电源电压。该预充电控制器通过一位线预充电器耦接至一位线。至少一位准位移器接收一位准位移输入。该位准位移器将该位准位移器输入转换成一位准位移器输出,其中该位准位移器输入有一输入电压位准,其相较于该第二电源电压,该输入电压位准较接近该第一电源电压;及该位准位移器输出有一输出电压位准,其相较于该第一电源电压,该输出电压位准较接近该第二电源电压。该位准位移器输出被提供至该预充电控制器。

Patent Agency Ranking